SU1462318A1 - Сигнатурный анализатор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в контрольно-диагностической аппаратуре дл  контрол  функционировани  и локализации неисправностей цифровых узлов. Целью изобретени   вл етс  расширение области применени  анализатора. Сигнатурный анализатор содержит блок 1 пам ти, счетчик 2, триггер 3, счетчик 4 адреса, элемент ИЛИ-НЕ 5, элемент И 6, мультиплексор 7, формирователь 8 импульсов, формирователь 9 сигнатур. Формирователь сигнатур осуществл ет преобразование в сигнатуру лишь тех интервалов входного информационного потока, в которых реакци  контролируемого объекта на тестовые воздействи  однозначна . Формирование сигнатуры, выполн етс  под управлением программы, записанной в блоке пам ти. Программа содержит последовательность длин интервалов входного информационного потока , подлежащих или не подлежащих регистрации. Длину текущего интервала отсчитьшает счетчик. Триггер, на счетный вход которого в конце каждого интераала поступает импульс с выхода счетчика, разрешает или запрещает прохождение синхроимпульсов через злемент И на синхровход формировател  сигнатур. 2 ил. (Л

Description

фиг. 2

Claims (1)

1. Формула изобретения

   Сигнатурный анализатор, содержащий формирователь сигнатур, формирователь импульсов, счетчик и триггер, причем группа информационных выходов формирователя сигнатур образует одноименную группу выходов анализатора, установочный вход формирователя сигнатур является установочным входом анализатора, счетный вход счетчика соединен с синхровходом анализатора, отличающийся тем, что, с целью расширения области применения за счет обеспечения возможности задания совокупности произвольных интервалов контроля в пределах контролируемой последовательности, анализатор содержит блок памяти, счетчик адреса, мультиплексор, элемент И и элемент ИЛИ-НЕ, при этом группа информационных входов блока памяти является группой входов анализатора для задания интервалов контроля, группа адресных входов блока памяти соединена с группой разрядных выходов счетчика адреса, вход записи блока памяти соединен с первым информационным входом мультиплексора и является входом записи анализатора, группа информационных выходов блока памяти соединена с группой информационных входов счетчика, установочный вход которого соединен с вторым информационным входом мультиплексора и выходом элемента ИЛИ-НЕ, синхровход анализатора соединен с первым входом элемента И, выход и второй вход которого подключены соответственно к синхровходу формирователя сигнатур и выходу триггера, счетный вход которого соединен с выходом переполнения счетчика и входом формирователя импульсов, выход которого соединен с первым входом элемента ИЛИНЕ, второй вход которого подключен к установочным входам формирователя сигнатур, счетчика адреса и к нулевому входу триггера, выход мультиплексора соединен со счетным входом счетчика адреса, управляющий вход мульти5 плексора является входом управления вход формирователя сигнатур является режима анализатора, информационный информационным вхоцом анализатора.

   ΓΊ____ГЛ и------U _________________j I____ГТ_______ фиг. 2