SU1451731A1 - Устройство дл определени отношени напр жений - Google Patents
Устройство дл определени отношени напр жений Download PDFInfo
- Publication number
- SU1451731A1 SU1451731A1 SU874261489A SU4261489A SU1451731A1 SU 1451731 A1 SU1451731 A1 SU 1451731A1 SU 874261489 A SU874261489 A SU 874261489A SU 4261489 A SU4261489 A SU 4261489A SU 1451731 A1 SU1451731 A1 SU 1451731A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- registers
- inputs
- code
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может найти применение в гибридных вычислительных машинах, в частности дл преобразовани отношени двух напр жений в цифровой код. Цель изобретени - - TT-JTW-41 повышение быстродействи . Устройство содержит три усилител 1-3 с кодоуп- равл емым коэффициентом усилени , две схемы сравнени 4, 5, буферньй регистр 6, счетчик J, формирователь 8 одиночного импульса, генератор 9 тактовых импульсов, два элемента И 10, 11, триггер 12, элемент ИЖ 13, два вычислительных устройства 14, 15 и четыре регистра 16-19. Введение новых элементов и образование новых св зей между элементами позвол ет совместить во времени процессы приравнивани величине опорного напр жени ЕОП напр жени -делимого U, и напр жени -делител U. При выполнении условий K,Ui Е on и KiK.2U2 Ejjn коэффициент пропорциональности К становитс равным искомому отношению . Результат преобразовани зано- ситс в буферный регистр 6. 1 ип. СП DO
Description
Изобретение относитс к автоматике и вычислительной технике и может найти применение в гибридных вычислительных Устройствах, в частности, дл преобразовани отношени двух напр жений в цифровой код.
Цель изобретени - повьшение быстродействи .
На чертеже приведена функциональ- на схема устройства дл определени отношени напр жений.
Устройство дл определени отношени напр жений содержит три усили- тел 1-3 с код оуправл емым коэффици- ентом усилени , две схемы 4 и 5 сравнени , буферньй регистр 6, счетчик 7, формирователь 8 одиночного импульса , генератор 9 тактовых импульсов, два элемента И 10 и 11, триггер 12, элемент ИЛИ 13, два алгебраических сумматора 14 и 15 и четыре регистра
16-19.
Устройство дл определени отно- шени напр жений работает следующим
образом.
Информационные входы и выходы первого 16 и второго 17 регистров соединены так, чтобы при записи осуществл лс сдвиг вправо содержащейс в них информации.
При включении питани формирователь 8 одиночного импульса вырабатывает импульс, устанавливающий в третьем 18 и четвертом 19 регистрах коды, определ ющие коэффициенты уси- лени первого. 1, второго 2 и третьего 3 усилителей: соответственно
К
V rUJlJci i-.ii - - - -
/2, К,с/2иКз.с.кс/2. вперл .л л f4Vf УL Wol.--
вьй 16 и второй 17 регистры занос т- ей кода, вдвое меньшие кодов, устанавливаемых соответственно в третьем 18 и четвертом 19 регистрах. Счетчик 7 обнул етс . Триггер 12 устанавливаетс в единицу. На врем действи им пульса начальной установки блокируетс .работа генератора 9 тактовых ипульсов .
Устройство работает по следугацем
алгоритму.
1. Сравниваетс выходной сигнал первого усилител 1 , (где К, -. коэффициент усилени первого усилител 1, определ емый содержимым тре тьего регистра 18) с величиной опорного напр жени .
При выполнении услови из содержимого третьего-регистра 18
вычитаетс содержимое первого регистра 16.
При выполнении услови K,Ui Е on к содержимому третьего регистра 18 прибавл етс содержимое первого регистра 16.
Тактовым импульсом, поступающим с выхода первого элемента И 10, результат алгебраического суммировани заноситс в третий регистр 18. Одновременно осуществл етс сдвиг вправо информации, наход щейс в первом регистре 16.
2. Сравниваетс выходной сигнал третьего усилител 3 ,, (где К - коэффициент усилени третьего усилител 3, определ емый содержимым четвертого регистра 19) с величиной опорного напр жени ЕОП
При выполнении услови из содержимого четвертого регистра 19. вычитаетс содержимое второго регистра 17.
При выполнении услови К-|К jU,, - ЕОП к содержимому четвертого регистра 19 прибавл етс содержимое второго регистра 17.
Тактовым импульсом, поступающим с выхода второго элемента И 11, результат алгебраического суммировани заноситс в четвертьй регистр 19 Одновременно осуществл ютс сдвиг вправо информации, наход щейс во втором регистре 17, и увеличение содержимого счетчика 7 на единицу.
Если на выходе переноса счетчика ,7 отсутствует сигнал единичного уровн , выполн ютс пункты 1 и 2 описанного алгоритма. В противном случае на выходе элемента ИЛИ 13 по вл етс импульс, осуществл ющий запись результата преобразовани в буферньй регистр 6 и начальную установку устройства.
Поскольку изменением коэффициентов усилени первого 1, второго 2, и третьего 3 усилителей добиваютс
вьтолнени условий К U ,- Е ,„ и , ЕОП, соответствующий Kj, вл етс кодом искомого отношени и по окончании преобразовани нходитс в буферном регистре 6.
Claims (1)
- Формула изое т е н иУстройство дп определени отношени напр жений, содержащее первый и второй усилители с кодоуправ314л емым коэффициентом усилени , сигнальные входы которых вл ютс соответственно входами делимого и делител , а управл ющие входы объединены , причем выход первого усилител с кодоуправл емым коэффициентом усилени соединен с первым входом первой схемы сравнени , а выход второго усилител с кодоуправл емым коэффициентом усилени соединен с сигнальным входом третьего усилител и кодоуправл емым коэффициентом усилени ,управл ющий вход которого соединен с информационным входом буферного регистра, выход которого вл етс выходом устройства, генератор тактовых импульсов, соединенньй с первым входом первого и второго элементов И, второй вход первого элемента И соединен с пр мым выходом триггера, второй вход второго элемента И соединен с инверсным выходом триггера, выход второго элемента И соединен со счетным входом счетчика, первьй вход элемента ИЛИ соединен с выходом формировател одиночного импульса, а выход соединен с входами начальной установки счетчика и триггера , первьй вход второй схемы сравнени соединен с выходом третьего усилител с кодоуправл емым коэффициентом усилени , а второй вход соединен с вторым входом первой схемы сравнени и выходом источника опорного напр жени , отличающеес тем, что, с целью повышени быстродействи , в него введены четыре регистра и два алгебраических сумматора, причем перва группа731информационных входов первого и второго алгебраических сумматоров подключена соответственно к выходам первого и вторсго регистров, а вторагруппа информационных входов первого и второго алгебраических сумматоров подключена .соответственно к выходам третьего и четвертого регистров,выходы первого и второго алгебраичес- к -гх сумматоров соединены соответственно с информационными входами тре- тьего и четвертого регистров, выходы которых подключены соответственно5к управл ющим входам первого и тре0тьего усилителей с ходоуправл емым коэффициентом усилени , информационные входы первого и второго регистров соединены соответственно с выходами первого и второго регистров, тактовые входы первого и третьего регистров соединены с выходом первого элемента И, а тактовые вход}. второго и четвертого регистров соедине- 5 ны с выходом второго элемента И, вьг- ход переноса счетчика соединен с вторым входом элемента ИЛИ, выход которого соединен с входом начальной установки первого, второго, третьего и четвертого регистров, входом управлени записью буферного регистра и входом блокировки генератора тактовых импульсов, выход генератора тактовьк импульсов соединен со счетным входом триггера, входы признака выполн емой операции первого и второго алгебраических сумматоров, подключены соответственно к выходу первой и второй схем сравнени .40035
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874261489A SU1451731A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл определени отношени напр жений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874261489A SU1451731A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл определени отношени напр жений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1451731A1 true SU1451731A1 (ru) | 1989-01-15 |
Family
ID=21310669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874261489A SU1451731A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл определени отношени напр жений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1451731A1 (ru) |
-
1987
- 1987-06-15 SU SU874261489A patent/SU1451731A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1305723, кл. G 06 G 7/16, 1985. Авторское свидетельство СССР №1327127, кл. G 06 G 7/16, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4193118A (en) | Low pass digital averaging filter | |
US4746899A (en) | Method for reducing effects of electrical noise in an analog-to-digital converter | |
US4611196A (en) | Pipelined successive approximation analog-to-digital converter | |
SU1451731A1 (ru) | Устройство дл определени отношени напр жений | |
JPS61276410A (ja) | 対称有限インパルス応答フイルタ | |
SU1238131A1 (ru) | Генератор случайных сигналов | |
Harris Jr et al. | Reciprocals of inverse factorial series | |
US4470019A (en) | Rate multiplier square root extractor with increased accuracy for transmitter applications | |
SU1049904A1 (ru) | Генератор случайных двоичных цифр | |
RU2050591C1 (ru) | Устройство для дифференцирования медленно изменяющихся функций | |
SU1557681A1 (ru) | Преобразователь модул рного кода | |
US5347278A (en) | Pulse density mapping method and circuit for delta sigma modulators | |
SU1494201A1 (ru) | Умножитель частоты | |
SU1121777A2 (ru) | Дельта-модул тор | |
SU1062725A1 (ru) | Четырехквадрантный умножитель сигналов посто нного тока | |
SU1417189A1 (ru) | След щий аналого-цифровой преобразователь | |
SU384187A1 (ru) | Универсальный многозначный элемент | |
SU1203707A1 (ru) | Дельта-модул тор | |
SU936424A1 (ru) | Дельта-модул тор | |
SU1476495A1 (ru) | Устройство дл извлечени квадратного корн из суммы квадратов двух напр жений | |
SU1136144A1 (ru) | Преобразователь кода Гре в двоичный код | |
SU1716546A1 (ru) | Интегрирующее устройство | |
SU1363199A1 (ru) | Генератор случайных чисел | |
SU1649669A2 (ru) | Табличный преобразователь кодов | |
SU1285598A1 (ru) | Устройство измерени амплитуды переменного напр жени |