SU1443175A1 - Преобразователь перемещени в код - Google Patents

Abstract

Изобретение относитс  к устройствам преобразовательной техники и может быть использовано в системах программного управлени  станками и роботами, обработки графической -информации, телеуправлени  и контрол . Целью изобретени   вл етс  повышение точности за счет уменьшени  динамической погрешности преобразовател . Поставленна  цель достигаетс  тем, что в преобразователь , содержащий шкалу в виде па-. раллельных проводников, укрепленную на неподвижной части преобразовател , считывающие элементы, через узлы съема сигнала соединенные с входами компараторов, три RS-триггёра, генератор, два счетчика, регистр, дешифратор, элемент ИЛИ, четыре элемента И, два элемента задержки,введены второй элемент ИЛИ, второй регистр , третий элемент задержки и делитель частоты. Считываюпще элементы расположены с переменным интервалом , что позвол ет определ ть номер четного считывающего элемента,наход щегос  в зоне шкалы. Импульсы с генератора измен ют состо ние дешифратора , что позвол ет поочередно подавать напр жение на проводники шкалы . В регистрах одновременно фиксируетс  положение четных и нечетных считывающих элементов, что позвол ет однозначно определ ть положение считывающих элементов относительно шкалы , а одновременное получение отсчетов уменьшает динамическую погрешность . 2 ил. в (Л с N 4 СО сл

Description

Изобретение относитс  к устройствам преобразовательной техники и может быть использовано в системах программного управлени  станками и роботами , в системах обработки графической информации, в системах телеуправлени  и контрол .

Целью изобретени   вл етс  повышение точности преобразовател  за счет уменьшени  динамической погрешности преобразовател .

На фиг,1 приведена схема преобразовател  перемещени  в код; на фиг.2 варианты взаимного расположени  счи- тывающих элементов и шкалы.

Преобразователь перемещени  в код содержит генератор 1, счетчик 2, регистр 3, дешифратор 4, шкалу 5,расположенную на неподвижной части пре- образовател  и состо щую из параллельных проводников, четные 6 и нечетные 7 считываюш 5е элементы, расположенные на подвижной части преобразовател , узлы 8 и 9 съема сигна- ла, компараторы ,10 и 11, элементы И 12 - 15, элементы 16 - 18 задержки RS-триггеры 19 - 21, элементы ИЛИ 22 и 23, делитель 24 частоты, счетчик 25 и регистр 26,

Считываюш 1е элементы 6 и 7 вьшол- нены в виде проводников, параллельных проводникам шкалы. Расположение соседних четных 6 и нечетных 7 считывающих элементов должно быть с переменным интервалом, что позвол ет по величине этого интервала определ ть номера четньк считываюш:их элементов 6, наход ш1 хс51 в зоне шкалы 5

Иаг расположени  четных считываю- щих элементов 6 US (фиг.2а) посто-  нньй и равен m-/iS количество и шаг расположени  проводников шкалы 5

Интервалы между соседними четны- ми 6 и нечетными 7 считывающими элементами , поскольку они несут информацию о номере четного 6 считываю щего элемента, наход щегос  в зоне шкалы 5, должны различатьс  на вели- чину, достаточную, чтобы исключить неоднозначность их. определени . Этот интервал определ етс  по количеству проводников шкалы 5, расположенных между нечетным 7 и четным 6 считывающими элементами. Неоднозначность определени  этого количества возникает при расположении считывающего элемента 6 или 7 между проводниками шка

Q

5

0 5 0

Q

5

5

лы 5, когда может быть сосчитан либо один, либо два проводника. Дл  уменьшени  неоднозначности определени  целесообразно интервалы брать равными (niO,5)i1S, где п - целое число. При этом в зоне неопределенности сможет находитьс  только один из двух считывающих элементов 6 или 7 и, следовательно , погрешность измерени  интервала не превысит ЛS. Учитыва  наличие этой погрешности интервалы,должны отличатьс  на величину не менее чем 2л5. При больших скорост х перемещени  существенное значение приобретает также динамическа  погрешность за счет перемещени  считываюш 1х элементов 6 и 7 во врем  измерени . С учетом этой погрешности разность между соседними интервалами целесообразно увеличить, например, до 4ЛS.Вследствие указанной разности шаг расположени  нечетных cчитывaюшJ.x элементов 7 должен отличатьс  от шага четных считывающих элементов 6 на величину этой разности. Чтобы в зоне зпкалы 5 всегда находилс  хот  бы один нечетный считывающий элемент 7, шаг их расположени  должен быть меньше шага расположени  четных считывающих элементов- 6. Дл  получени  максимального числа считывающих элементов и, следовательно, максимального диапазо- , на преобразовани  интервал между первыми четными 6 и нечетными 7 считывающими элементами целесообразно брать меньше указанной разности, например 2,5 &5. Коэффициент делени  делител  24 частоты равен разности между соседними интервалами измеренной в шагах AS проводников шкалы.

Преобразователь перемещени  в код работает следующим образом.

Импульсы с генератора 1 поступают на счетньй вход счетчика 2, на выходе которого формируетс  циклическа  последовательность нарастающих по величине кодов. В соответствии с этими кодами измен етс  и состо ние выходов дешифратора 4. При каждом новом состо нии дешифратора 4 по вл етс  напр жение на очередном проводнике шкалы 5. Дл  удобства будем считать , что при нулевом состо нии счетчика 2 по вл етс  напр жение на первом проводнике. При по влении напр жени  на проводнике шкалы 5, ближайшем к считывающему элементу 6 или 7,

I

на последнем вследствие.наличи  емкостной св зи наводитс  наибольшее напр жение, которое поступает через узлы 8 или 9 съема, сигнала на вход соответствующего компаратора 10 или 11. Порог срабатывани  компаратора 1 или 11 установлен таким, что при расположении считывающих элементов б и 7 между двум  проводниками шка- лы 5 он об зательно срабатывает при подаче напр жени  либо на первый, либо на второй из них. В зоне шкалы 5 могут находитьс  одновременно два или три соседних считывающих эле мента, поэтому при работе преобразовател  происходит периодическое срабатывание компараторов 10 и 11. При срабатывании компаратора 11 RS-триг- гер 20 устанавливаетс  в состо ние логической 1 и открывает элементы И 12 - 14. При срабатывании после этого компаратора 10 сигнал через элемент И 12 поступает на входы элементов 16 и 17 задержки. Сигнал с выхода элемента 14 задержки устанавливает в состо ние логического О RS-триггер 20, а сигнал с выхода элемента 16 задержки устанавливает в состо ние логического О RS-триг- гер 19 и счетчик 25, а в состо ние логической 1 RS-триггер 21, а также устанавливает в исходное состо ние делитель 24 частоты. Исходное состо ние делител  24 частоты зави

сит от интервала между первым четным 6 (41) и первым нечетным 7 (HI) считывающими элементами (фиг.2) и от разности интервалов и выбираетс  таким, чтобы возможные сбои (потер  или по вление лишнего импульса на входе делител  24 частоты) не приводили к изменению числа импульсов на выходе делител  24 частоты. При разности интервалов 4 Л8 -и величине первого интервала 2, (фиг.2) коэффициент делени  делител  24 частоты равен 4, а исходное состо ние такое, что первьш импульс на выходе формируетс  по первому импульсу на входе. Длительность задержки элемента 16 задержки выбираетс  такой,чтобы указанна  установка элементов закончилась до срабатывани  компаратора 11. Предположим, что установка бьша осуществлена после возбуждени  второго четного считывающего элемента 6 (Ч2, фиг. 2а). После этого при возбуждении второго нечетного элемен

5 о

O

Q

5

754

та (Н2) срабатывает компаратор 11, устанавливает в состо ние логической 1 RS-триггер 20, который открывает элементы И 12 - 14. При этом импульсы от генератора 1 (включа  импульс , от которого срабатывает компаратор 11) через элемент И 13 начинают поступать на делитель 24 частоты . Сигналы с делител  24 частоты, частота которых в 4 раза ниже частоты генератора 1, через элемент ИЛИ 23 начинают поступать на вычитающий вход счетчика 25. При прохождении счетчиком 2 н левого состо ни  сформируетс  напр жение на первом выходе дешифратора 4, поступающее на первый проводник шкалы 5 и через элемент И 14 на R-вход RS-триггера 21. При этом последний устанавливаетс  в состо ние О и закрывает элемент И 15. Затем при подаче напр жени  на второй или третий проводник шкалы 5 возбуждаетс  четный считывающий элемент 6, наход щийс  между этими про- водника№1 42 (фиг.2а), срабатывает компаратор 10, сигнал с которого переводит RS-триггер 19 в состо ние Запрет и через элемент И 12 зафиксирует код счетчика 2 в регистре 3, а через элемент ИЛИ 22 - код счетчика 25 в регистре 26. Кроме того,этот же сигнал через элемент 17 задержки устанавливает RS-триггер 20 в состо ние логического О, в результате чего закрываютс  элементы И 12 - 14 и поступление и fflyльcoв на вход .делител  24 частоты прекращаетс .Делитель 24 частоты при этом останавливаетс  в одном из средних состо ний, причем отклонение его состо ни  от среднего на один такт, в случае потери или добавлени  одного импульса, не приводит к изменению числа импульсов на его выходе. Через некоторое врем  импульс с выхода элемента 16 задержки, запущенного компаратором 10, устанавливает элементы в исходное состо ние. При этом сниметс  сигнал Запрет на выходе преобразовател , запрещающий считывание кода -с преобразовател  на врем  записи информации в регистры 3 и 26. В результате преобразовани  дл  положени , изображенного на фиг.2а, в регистре 3 будет зафиксирован код 01 или 10 с нул ми в старших разр дах, а в регистре 26 - код 1, соответствующий нахождению в зоне щкалы 5 второго

четного считывающего элемента 6 (Ч2). Младшие разр ды полного кода на выходе преобразовател  соответствуют коду регистра 3, а старшие - коду регистра 26, так что при семиразр дных счетчике 2 и регистре 3 полньй код будет 10000001 или 10000010.

При смещении считывающих элементов 6 и 7 относительно шкапы 5 в положение, указанное на фиг.2 б, работа преобразовател  отличаетс  тем, что между срабатыванием компаратора 11 при возбуждении нечетного считывающего элемента 7 (НЗ) и срабаты- ванием компаратора 10 при возбуждении четного считывающего элемента 6 (42) не поступает импульс от дешифратора 4 на R-вход RS-триггера 21 через элемент И 14. Следовательно, элемент И 15 в момент срабатьшани  компаратора 10 открыт и сигнал с выхода последнего через элемент И 12 и элемент 14 задержки поступает на вход элемента 18 задержки и через элемент ИЛИ 23 на вы читающий вход счетчика 25. В результате , код на выходе счетчика 25 после остановки делител  24 частоты ; уменьшаетс  на единицу и будет таким же, как и в положении на фиг.2а, несмотр  на то, что число импульсов, поступающих с делител  24 частоты на счетчик 25 за врем  от возбуждени  третьего нечетного считывающего элемента 7 (НЗ) до возбуждени  второго четного считывающего элемента 6 (Ч2), меньше на 1, чем от возбуждени  Н2 до возбуждени  Ч2. Через некоторое врм  импульс с элемента 18 задержки через элемент ИЛИ 22 зафиксирует этот код в регистре 26. Таким образом , дл  фиг.26 в регистре 3 зафиксирован код 1111IIOj а в регистре 26 - код 1, и полный код преобразовател  будет 11111110,.

При дальнейшем смещении считывающих элементов 6 и 7 в положение, изображенное на фиг.2в, в зоне шкалы 5 находитс  четный считывающий элемент 6 (43). Работа преобразовател  в этом случае будет аналогична работе в положении, изображенном на фиг.2а, но в регистре 26 будет сформирован код 10, а полный код преобразовател  100000001.

Таким образом, при любом положе- НИИ считывающих элементов 6 и 7 относительно шкалы 3 преобразователь формирует однозначный код, причем

5

0

5

5

756

в каждом цикле преобразовани  формируетс  полный код, не завис 1ций от предьщущего хщкла, т.е. обеспечиваетс  абсолютный отсчет. Код с преобразовател  может считыватьс  в любое врем  за исключением короткого промежутка , когда осуществл етс  запись нового кода в регистры.

Claims (1)

1. Формула изобретени 

   Преобразователь пере:-:ещени  в код, содержащий шкалу, выполненную в виде параллельных проводников, считывающие элементы, вьтолненные в виде проводников , параллельных проводникам шкалы , и расположенные с переменным интервалом , четные считывающие элементы через первый узел съема сигнала соединены с входом первого компаратора , выход которого соединен с первым входом первого элемента И, выход которого соединен с входом первого элемента задержки, нечетные считывающие элементы через второй узел съема сигнала соединены с входом второго компаратора, генератор импульсов,выход которого соединен с первым входом второго элемента И и с входом первого счетчика, выходы которого соединены с информационными входами первого регистра и с входами дешифратора , выходы которого соединены с проводниками шкалы, первый RS-триггер, выход которого  вл етс  выходом разрешени  считывани  преобразовател , второй RS-триггер, выход которого соединен с вторыми входами первого и второго элементов И, третий RS-триггер , выход которого соединен с первым входом третьего элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй элемент задержки, второй счетчик, четвертый элемент.И, отличающий- с   тем, что, с целью повышени  точности за счет уменьшени  динамической погрешности преобразовател , в него введены делитель частоты, второй регистр, второй элемент ИЛИ, третий элемент задержки, выход первого компаратора соединен с S-входом первого RS-триггера, выход второго компаратора соединен с З-входом второго RS-триггера, выход которого соединен с первым входом четвертого элемента И, выход которого соединен с R-входом третьего RS-триггера, выход

   7I443I

   первого элемента И соединен с управл ющим входом первого регистра, с первым входом второго элемента ИЛИ и с входом второго элемента задерж- 5

   ки, выход которого соединен с R-BXO- дом второго RS-триггера и со вторым входом третьего элемента И, выход которого соединен с входом третьего элемента задержки, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с управл ющим входом второго регистра , выход первого элемента задержки соединен с R-входом первого

   В

   5

   10

   75.8

   RS-триггера, с установочным входом делител  частоты, с S-входом третьего RS-триггера и с установочным входом второго счетчика, выходы которого соединены с информационными входами второго регистра, выход второго элемента И соединен со счетным входом делител  частоты, выход которого соединен с вторьм входом первого элемента ИЛИ, выход которого соединен со счетным входом второго счетчика, первый выход дешифратора соединен со вторым входом четвертого элемента И.

   Золр.

   Фиг.1

   Г Шкала

   VJ

   ri

   нз cг-5

   nnnnnnnnnnnnnrtMn

   нз cг-5

   nrtMn

   / . 2

   w