SU1436228A2 - Стабилизирующий источник электропитани - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано при разработке вторичных источников электропитани . Цель изобретени  - уменьшение пульсаций выходного напр жени  и повышение надежности устройства при работе в услови х воздействи  дестабилизирующих факторов . Введены п D-триггеров 30-1...30-п, D-входы которых подключены к соответст- вуюшим выходам узла коммутации 10, а выходы - к соответствующим входам узлов управлени  9-1...9-п, синхронизирующие входы D-триггеров подключены к вы.чоду генератора тактовых импульсов 31. 1 ил.

Description

(Л

4

00 о: гч:) ю

00

NJ

Изобретение относитс  к преобразовательной технике, может быть использовано при разработке стабилизирующих вторичных источников электропитани  и  вл етс  усовершенствованием изобретени  по основному авт. св. № 1149355.

Цель изобретени  - уменьшение пульсаций выходного напр жени  и повышение надежности устройства при работе в услови х воздействи  дестабилизируюш,их факторов .

На чертеже представлена структурна  схема стабилизируюшего источника электропитани .

Источник электропитани  содержит непрерывный стабилизатор 1 напр жени  с делителем 2 напр жени , установленный на входе двухтактного инвертора 3, выходной трансформатор 4 которого выполнен с симметричными относительно средней точки первичной обмотки отводами 5-1, 5-2, ..., 5-п, причем первые относительно средней точки отводы 5- 1 подключены к общему выводу источника 6 через коллектор-эмиттерные переходы силовых транзисторов 7-1, а другие отводы - через коллектор-эмиттерные переходы транзисторов 7-2, ..., 7-п и диоды 8, при этом управл ющие переходы силовых транзисторов подключены к выходам узлов 9-1, 9-2, ..., 9-п управлени . Узел 10 коммутации подключен к выходу резис- тивного делител  11, подключенного к входным выводам источника, а выходы узла 10 коммутации соединены с соответствующими входами ключевых элементов 12-1, 12-2,..., 12-п, при этом выходы последних подключены к соответствующим выводам нижнего плеча делител  2 напр жени  обратной св зи непрерывного стабилизатора 1.

Делитель 2 напр жени  обратной св зи содержит резистор 13 верхнего плеча и последовательно соединенные резисторы 14-1, 14-2,..., нижнего плеча.

Узел 10 коммутации содержит аналого- цифровой преобразователь 15, вход которого образует входной вывод узла коммутации, а выходы подключены к входам дешифратора 16, первый вход дешифратора 16 подключен к одному из входов первого мажоритарного элемента 17 и одному из входов первого логического элемента ИЛИ 18, выход которого соединен с одним из входов первого логического элемента И 19. Второй вход последнего через логический элемент НЕ 20 соединен с первым управл ющим входом источника и вторым входом элемента 17, третий вход которого и второй вход элемента ИЛИ 18 .соединены с выходом второго мажоритарного элемента 21. Выход элемента 17 соединен с первым входом второго логического элемента И 22 и первым входом второго логического элемента ИЛИ 23. Второй вход элемента И 22 соединен с вторым управл ющим

входом источника и через логический элемент НЕ 24 с первым входом третьего логического элемента И 25, второй вход которого соединен с выходом элемента ИЛИ 23. Вто- рые входы элементов 23 и 21 соединены с вторым выходом дешифратора 16.

Выход.элемента И 22 соединен с п-логи- ческим элементом ИЛИ 26, второй вход которого соединен с п-выходом дешифратора и вторым входом (2п-2) логического элемента И 27. Первый вход последнего соединен с п-управл ющим входом источника и через логический элемент НЕ 28 с первым входом логического элемента И 29, второй вход которого соединен с выходом элемента

5 И 26. Выход элемента И 19 образует первый выход узла 10 коммутации и соединен с D- входом первого D-триггера, выход которого подключен к входу узла 9-1 управлени , выход элемента И 25 образует второй выход

- узла коммутации и соединен с входом D второго D-триггера 30-2, выход которого подключен к входу узла 9-2 управлени . Выход элемента И 29 образует п-выход узла коммутации и соединен с D-входом D- триггера 30-п, выход которого подключен

5 к входу узла 9-п управлени .

Генератор 31 тактовых импульсов, выход которого соединен с синхронизирующими входами D-триггеров 30-1, 30-2,..., ЗОп и с синхронизирующими входами узлов 9-1,

0 9-2, ..., 9-п управлени . Предохранители 32 включены в цепь коллекторов транзисторов 7-1, 7-2,..., 7-п.

Устройство работает следующим образом .

В нормальном режиме работы на управ5 л ющие входы источника поступает управл ющий сигнал в виде логического «О.

При включении входного напр жени  на выходе непрерывного стабилизатора 1 напр жени  по вл етс  стабилизированное

0 напр жение Ueuxi , поступающее на среднюю точку первичной обмотки трансформатора 4. На выходе К-разр дного аналого-цифрового преобразовател  15 устанавливаетс  кодова  комбинаци , соответствующа  напр жению , поступающему с выхода делител  11

напр жени . При использовании двоичного кода разр дность аналого-цифрового преобразовател  определ етс  по формуле

K log2n, где п - количество симметричных отводов

Qтрансформатора 4, равное количеству выходов дещифратора 16, На одном из выходов дешифратора 16, например на первом, по вл етс  логическа  «1, котора  поступает на один из входов первого мажоритарного элемента 17 и

5 через первый логический элемент ИЛИ 18 на один из входов первого логического элемента И 19, на втором входе которого присутствует логическа  «I, поступающа  с

выхода первого логического элемента НЕ 20. Следовательно, логическа  «1 поступает на D-вход D-триггера .

При поступлении на синхронизирующий вход D-триггера 30-1 синхронизирующего импульса с выхода генератора 31 тактовых импульсов на выходе, D-триггера 30-1 по вл етс  логическа  «1, поступающа  на вход первой схемы 9-1 управлени , с выхода которой начинает поступать сигнал управлени  базы первой пары транзисторов 7-1.

Перва  пара транзисторов 7-1 начинает работать и на выходных выводах источника по вл етс  напр жение

Utti KrUj«x, где Ki-первый коэффициент трансформации трансформатора 4 при работе первой пары транзисторов 7-1

Ц« -первое напр жение на выходе не прерывного стабилизатора I напр - жени .

Если напр жение на входных выходах источника увеличиваетс  так, что логическа  «1 по вл етс  на втором выходе дешифратора 16, она поступает на один из входов второго мажоритарного элемента 21 и через второй логический элемент ИЛИ 23 на один из входов третьего логического элемента И 25, на второй вход которого поступает логическа  «1 с выхода второго логического элемента НЕ 24.

Следовательно, на выходе третьего логического элемента И 25 также по вл етс  логическа  «1, котора  поступает на входы ключевого элемента 12-2 и на D-вход второго D-триггера 30-2. Ключ 12-2 закорачивает первый резистор 14-2 делител  13 напр жени  обратной св зи непрерывного стабилизатора 1. При этом напр жение на выходе стабилизатора 1 увеличиваетс  и становитс  равным Ufrtiixj,- выходе D-триггера 30-2 логическа  «1 по вл етс  в момент прихода синхронизирующего импульса с выхода генератора 31 синхроимпульсов и подаетс  на вход второй схемы 9-2 управлени .

На выходах второй схемы 9-2 управлени  по вл етс  сигнал, поступающий на базы второй пары транзисторов 7-2. Таким образом, переключение с одной пары транзисторов на другую осуществл етс  синхронно с работой друхтактного инвертора, синхронизируемого генератором 31 тактовых импульсов, благодар  чему исключаетс  дробление импульсов двухтактного инвертора 3 и протекание уравнивающего тока в обмотках одного плеча выходного трансформатора 4.

Когда начинает работать втора  пара транзисторов 7-2, напр жение на выходных клеммах становитс  равным n.i i ibLti

0

5

0

5

0

5

0

5

0

5

где К.-второй коэффициент трансформации трансформатора 4 при работе второй пары транзисторов 7-2; Ugj,- второе напр жение на выходе не- прерывного трансформатора напр жени .

При дальнейшем увеличении напр жени  на входных выводах так, что логическа  «1 по вл етс  на п-м выходе дешифратора 16, начинает работать (7-п)-  пара транзисторов , причем переключение на (7-п)-ю пару транзисторов осуществл етс  также синхронно с работой двухтактного инвертора 3. При работе (7-п)-й пары транзисторов напр жение на входных клеммах становитс  равным

Ua K« U6Mxn,

где Ка- п-й коэффициент трансформации трансформатора 4 при работе п-й пары транзисторов 7-п; C7jgyyj7-п-е напр жение на выходе непрерывного стабилизатора 1 напр жени .

Коэффициент трансформации трансформатора 4 и вы.ходные напр жени  непрерывного стабилизатора 1 напр жени  выбираютс  так, что

К. Чы )(i. - KfjUjy. Uft.

Диоды 8 устанавливаютс  дл  защиты трансформаторов от обратного напр жени , которое по вл етс  при работе первой пары транзисторов 7-1 на коллектора.х второй 7-2 и п-й 7-п пар транзисторов, а при работе второй пары транзисторов 7-2 на коллекторах п-й пары транзисторов 7-п.

Рассмотрим случай, когда один из транзисторов выходит из стро . При наличии логической «1, например, на втором выходе дещифратора 16, когда работает втора  пара транзисторов 7-2, один из этих транзисторов выходит из стро . Если транзистор не открываетс , то магнитопровод трансформатора 4 насыщаетс , резко увеличиваетс  ток через второй транзистор и перегорает предохранитель в цепи коллектора второго транзистора. Если один из транзисторов не закрываетс , то магнитопровод трансформатора 4 также насыщаетс , резко увеличиваетс  ток через этот транзистор и перегорает предохранитель в цепи его коллектора. Далее магнитопровод трансформатора 4 перемагничивает- с  и вновь насыщаетс , резко увеличиваетс  ток через второй транзистор и перегорает предохранитель в цепи второго транзистора, т.е. в обоих случа х втора  пара транзисторов 7-2 не вли ет на дальнейшую работу схемы.

При этом на второй вход мажоритарного элемента 21, второй вход второго логического элемента И 22. а также на второй вход второго логического элемента НЕ 24 подаетс  управл ющий сигнал в виде логической «1. с выхода второго логического элемента НЕ 24 на второй вход третьего логического элемента И 25 поступает логический «О, т.е. на выходе третьего логического элемента И 25 всегда присутствует логический «О. Ключ 12-2 и втора  схема 9-2 управлени  всегда закрыты.

Так как на входе второго мажоритарного элемента 21 присутствуют две логические «1, на его выходе также по вл етс  логическа  «1, котора  поступает на третий вход первого мажоритарного элемента 17 и через первый логический элемент ИЛИ 18, первый логический элемент И 19 и D-триг- гер 30-1 на выход узла 9-1 управлени .

В результате этого начинает работать перва  пара транзисторов 7-1, а напр жение на выходе стабилизатора 1 напр жени  равно ивых.1, т.е. устройство продолжает работать , но падение напр жени  и рассеивание мощности на стабилизаторе напр жени  завышены по сравнению с номинальным режимом работы.

Таким образом, использование источника позвол ет уменьшить уровень пульсаций выходного напр жени  и повысить надежность работы устройства в услови х воздействи  дестабилизирующих факторов за счет уменьшени  мощности, рассеиваемой транзисторами двухтактного инвертора 3, и за счет исключени  переключени  силовых транзисторов в полупериоде работы двухтактного инвертора 3.

Claims (1)

1. Формула изобретени  Стабилизирующий источник электропитани  по авт. св. № 1149355, отличающийс  тем, что, с целью уменьшени  пульсаций выходного напр жени  и повышени  надежности работы устройства в услови х воздействи  дестабилизирующих факторов, введены генератор тактовых импульсов и п D- триггеров, синхронизирующие входы которых подключены к выходу генератора тактовых импульсов, D-входы D-триггеров подключены к соответствующим выходам узла коммутации, а выходы - к соответствующим входам узлов управлени .