SU1149355A1 - Стабилизирующий источник электропитани - Google Patents

Abstract

СТАБИЛИЗИРУЮЩИЙ ИСТОЧНИК ЭЛЕКТРОПИТАНИЯ, содержащий непрерывный стабилизатор с делителем напр жени  обратной св зи, установленный на входе двухтактного инвертора, выходной трансформатор которого выполнен с симметричными относительно средней точки первичной обмотки отводами, причем первые относительно средней точки отводы подключены к общему выводу источника электропитани  через коллектор-эмиттерные переходы силовых транзисторов, а другие отводы - через коллектор-эмиттерные переходы и диоды, при этом управл ющие переходы силовых транзисторов через узлы управлени  подключены к соответствующим выходам узла коммутации, отличающийс  тем, что, с целью повыщени  КПД в щироком диапазоне изменений входного напр жени , в него введены резистивный делитель напр жени , подключенный к входным выводам источника, и (п-1) управл емых ключевых элементов, где п 1,2,3,4 и т. д.- число отводов первичной обмотки симметричных относительно средней точки выходного трансформатора, выходы ключевых элементов подключены к соответствующим выi водам делител  напр жени  обратной св зи непрерывного стабилизатора, а входы - к соответствующим выходам узла коммутации , причем вход последнего подключен к выходу введенного делител  напр жени .

Description

4;

СО СО

Сл

сд

Изобретение относитс  к преобразобательной технике и может быть использовано при разработке стабилизирующих вторичных источников электропитани .

Известен инвертор со ступенчатым регулированием выходного напр жени , состо Ш .ИЙ из последовательно соединенных преобразовательных  чеек, объединенных общим магнитопроводом трансформатора. Выходы всех  чеек зашунтированы регулирующими ключами, а однопол рные входные клеммы  чеек соединены дополнительными ключами с общим из зажимов источника питани  1.

Недостатком данного устройства  вл етс  низка  стабильность выходного напр жени , так как оно стабилизируетс  дискретно , при этом стабильность зависит от количества преобразовательных  чеек.

Известен также стабилизирующий преобразователь посто нного напр жени , содержащий двухтактный генератор с выходным трансформатором на силовых транзисторах , регулирующий транзистор, выпр митель с фильтром, блок управлени , пороговый узел, дополнительные секции выходного трансформатора, управл ющие транзисторы , задающий генератор, разв зывающие диод и резистор 2.

Недостатками этого устройства  вл ютс  низка  надежность и больщие габариты, так как каждый силовой транзистор  вл етс  регулирующим элементом непрерывного стабилизатора напр жени  и должен быть рассчитан на большую мощность.

Наиболее близким по технической сущности к изобретению  вл етс  стабилизирующий источник электропитани , содержащий непрерывный стабилизатор с делителем напр жени  обратной св зи, установленный на входе двухтактного инвертора, выходной трансформатор которого выполнен с симметричными относительно средней точки первичной обмотки отводами, причем первые относительно средней точки отводы подключены к общему выводу источника электропитани  через коллектор-эмиттерные переходы силовых транзисторов, а другие отводы - через коллектор-эмиттерные переходы и диоды, при этом управл ющие переходы силовых транзисторов подключены к соответствующим выходам узла управлени  3.

Недостатком известного устройства  вл етс  низкий КПД в щироком диапазоне входных напр жений. С увеличением входного напр жени  увеличиваютс  падение напр жени  на регулирующем элементе непрерывного стабилизатора и рассеиваема  на нем мощность.

Цель изобретени  - повышение КПД в щироком диапазоне изменений входного напр жени .

Поставленна  цель достигаетс  тем, что в стабилизирующий источник электропитани , содержащий непрерывный стабилизатор С делителем напр жени  обратной св зи, установленный на входе двухтактного инвертора , выходной трансформатор которого выполнен с симметричными относительно средней точки первичной обмотки отводами, причем первые относительно средней точки отводы подключены к общему выводу источника электропитани  через коллектор-эмиттерные переходы силовых транзисторов, а другие отводы - через коллектор-эмиттерные переходы и диоды, при этом управл ющие переходы силовых транзисторов через узлы управлени  подключены к соответствующим выходам узла коммутации, введены резистивный делитель напр жени , подключенный к входным выводам источника, и (п-1) управл емых ключевых элементов, где п 1,2,3,4 и т. д. - число отводов первичной обмотки симметричных относительно средней точки выходного трансформатора, выходы ключевых элементов подключены к соответствующим выводам делител  напр жени  обратной св зи непрерывного стабилизатора, а входы - к соответствующим вь1ходам узла коммутации, причем вход последнего подключен к выходу введенного делител  напр жени .

На чертеже показана структурна  схема предлагаемого источника электропитани .

Источник содержит непрерывный стабилизатор 1 напр жени  с делителем 2 напр жени , установленный на входе двухтактного инвертора 3, выходной трансформатор 4 которого выполнен с симметричными относительно средней точки первичной обмотки отводами 5-1, 5-2,...,5-п, причем первые относительно средней точки отводы 5-1 подключены к общему выводу источника 6 через коллектор-эмиттерные переходы силовых транзисторов 7-1, а другие отводы - через коллектор-эмиттерные переходы транзисторов 7-2...7-п и диоды 8, при этом управл ющие переходы силовых транзисторов через узлы 9-1, 9-2, 9-п управлени  подключены к соответствующим выходам узла 10 коммутации. Выход резистивного делител  11 напр жени , подключенного к входным выводам источника, соединен с входом узла коммутации, соответствующие выходы которого соединены с входами ключевых элементов 12-1,...,12-п, при этом выходы последних подключены к соответствующим выводам нижнего плеча делител  2 напр жени  обратной св зи непрерывного стабилизатора 1. Делитель 2 напр жени  обратной св зи содержит резистор 13 верхнего плеча и последовательно соединенные резисторы 14-1, 14-2,..., ...,14-п нижнего плеча.

Узел 10 коммутации содержит аналогоцифровой преобразователь 15, вход которого образует входной вывод узла коммутации , а выходы подключены к входам дешифратора 16. Первый выход дешифратора подключен к одному из входов первого

мажоритарного элемента 17 и одному из входов первого логического элемента ИЛИ 18, выход которого соединен с одним из входов первого логического элемента И 19. Второй вход последнего через логический элемент НЕ 20 соединен с первым управл ющим входом источника и вторым входом элемента 17, третий вход которого и второй вход элемента ИЛИ 18 соединены с выходом мажоритарного элемента 21. Выход элемента 17 соединен с первым входом второго логического элемента И 22 и первым входом второго логического элемента ИЛИ 23. Второй вход элемента И 22 соединен с вторым управл ющим входом источника и через логический элемент НЕ 24 с первым входом третьего логического элемента И 25, второй вход которого соединен с выходом элемента 23. Вторые входы элементов 23 и 21 соединены с вторым выходом дешифратора .

Выход элемента 13 соединен с п-логическим элементом ИЛИ 26, второй вход которого соединен с п-выходом дешифратора и вторым входом (2п-2) логического элемента И 27. Первый вход последнего соединен с п-управл ющим входом источника и через логический элемент НЕ 28 с первым входом логического элемента И 29, второй вход которого соединен с выходом элемента ИЛИ 26. Выход элемента И 19 образует первый выход узла коммутации и соединен с входом первого узла 9-1 управлени . Выход элемента И 25 образует второй выход узла коммутации и соединен с входом второго узла 9-2 управлени . Выход элемента И 29 образует п-выход узла коммутации и соединен с входом п-узла 9-п управлени .

Устройство работает следующим образом.

В нормальном режиме работы на управл ющие входы источника поступает управл ющий сигнал в виде логического «О.

При включении входного напр жени  на выходе непрерывного стабилизатора 1 напр жени  по вл етс  стабилизированное напр жение Upbcc i, поступающее на среднюю точку первичной обмотки трансформатора 4. На вь1ходе К-разр дного аналого-цифрового преобразовател  15 устанавливаетс  кодова  комбинаци , соответствующа  напр жению , поступающему с выхода делител  11 напр жени . При использовании двоичного кода разр дность аналого-цифрового преобразовател  15 определ етс  по формуле

K log2n,

где п - количество симметричных отводов трансформатора 4, равное, количеству выхода дешифратора 16.

На одном из выходов дешифратора 16 например на первом, по вл етс  логическа  «1, котора  поступает на один из входов первого мажоритарного элемента 17 и через первый логический элемент ИЛИ 18 на

один из входов первого логического элемента И 19, на втором входе которого присутствует логическа  «1, поступающа  с выхода первого логического элемента НЕ 20. Следовательно, логическа  «1 поступает на вход первой схемы 9-1 управлени , с выходов которой начинает подаватьс  сигнал управлени  на базы первой пары транзисторов 7-1. Перва  пара транзисторов 7-1 начинает работать, и на выходных 0 выводах источника по вл етс  напр жение

UBl R|UBbIX|.(1)

где Ki - первый коэффициент трансформации трансформатора 4 при работе первой пары транзисторов 7-1; ивых -первое напр жение на выходе непрерывного стабилизатора 1 напр жени .

Если напр жение на входных выводах источника увеличиваетс  так, что логичеQ ека  «1 по вл етс  на втором выходе дешифратора 16, она поступает на один из входов второго мажоритарного элемента 21 и через второй логический элемент ИЛИ 23 на один из входов третьего логического элемента И 25, на второй вход которого поступает логическа  «1 с выхода второго логического элемента НЕ 24. Следовательно, на выходе третьего логического элемента И 25 также по вл етс  логическа  «1, котора  поступает на входы ключевого элемента 12-2 и второй схемы 9-2 управлени . 0 Ключ 12-2 замыкает первый рзистор 14-2 делител  3 напр жени  обратной св зи непрерывного стабилизатора 1. При этом напр жение на выходе стабилизатора 1 увеличиваетс  и становитс  равным UBWXJ. На выходах второй схемы 9-2 управлени  по вл етс  сигнал, поступающий на базы второй пары транзисторов 7-2, начинает работу. Напр жение на выходных клеммах становитс  равUsa KjUuwXi ,(

Q где Кз - второй коэффициент трансформации трансформатора 4 при работе второй пары транзисторов 7-2; Ьвыхг-второе напр жение на выходе непрерывного стабилизатора 1 напр жени .

5 Если напр жение на входных выводах источника увеличиваетс  так, что логическа  «1 по вл етс  на п-м выходе дешифратора 16, она поступает на один из входов логического элемента И. 27 и через п-й логический элемент ИЛИ 26 на один из 0 входов логического элемента И 29, на второй вход которого поступает логическа  «1 с выхода п-го логического элемента НЕ 28. Следовательно, на выходе логического элемента И 29 также по вл етс  логическа  « 1, котора  поступает на вход (п- 1)-го ключа 12-п и на вход п-й схемы 9-п управлени , п-й ключ замыкает п-1 резисторов 14-1,...,14(п-1) делител  2 напр жени  обратной св зи, при этом напр жение на выходе стабилизатора напр жени  увеличиваетс  и становитс  равным UBWXM- На выходах (п-1)-й схемы управлени  по вл етс  сигнал, который поступает на базы п-й пары транзисторов 7-п. п-  пара транзисторов 7-п начинает работу, и напр жение на выходных клеммах становитс  равным Унп «KnUbbUn(3) где Кл- п-й коэффициент трансформации трансформатора 4 при работе п-й пары транзисторов 7-п; ивы%-п-е напр жение на выходе непре рывного стабилизатора 1 напр жени . Коэффициенты трансформации трансформатора 4 и выходныенапр жени  непрерывного стабилизатора 1 напр жени  выбираютс  так, что KlUBblXI K2UBHX2 --- KUBbiXll UH Диоды 8 установлены дл  защиты транзисторов от обратного напр жени , которое по вл етс  при работе первой пары транзисторов 7-1 на коллекторах второй 7-2 и п-й пар транзисторов, а при работе второй пары транзисторов 7-2 - на коллекторах п-й пары транзисторов 7-п. Таким образом, диапазон изменени  входного напр жени  разбит на п зон, в каждой из которых работает соотве7ствуюш,а  пара транзисторов, и на выходе непрерывного стабилизатора I напр жени  присутствует соответствующее стабилизированное напр жение . В результате этого напр жение на стабилизаторе 1 напр жени , а также рассеиваема  им мощность не превышают заданных значений. Предположим, что при наличии логической «1, например, на втором выходе дешифратора 16, когда работает втора  пара транзисторов 7-2, один из этих транзисторов выходит из стро . Если транзистор не открываетс , то магнитопровод трансформатора 4 насыщаетс , резко увеличиваетс  ток через второй транзистор и перегорает предохранитель в цепи коллектора второго транзистора. Если один из транзисторов не закрываетс , то магнитопровод трансформатора 4 также насыщаетс , резко увеличиваетс  ток через этот транзистор и перегорает предохранитель в цепи его коллектора . Далее магнитопровод трансформатора 4 перемагничиваетс  и вновь насыщаетс , резко увеличиваетс  ток через второй транзистор , и перегорает предохранитель в цепи коллектора второго транзистора, т. е. в обоих случа х втора  пара транзисторов 7-2 не вли ет на дальнейщую работу схемы. При этом на второй вход второго мажоритарного элемента 21, второй вход второго логического элемента И 22, а также на вход второго логического элемента НЕ 24 подаетс  управл ющий сигнал в виде логической «1. С выхода второго логичеоского элемента НЕ 24 на второй вход третьего логического элемента И 25 поступает логический «О, т. е. на выходе третьего логического элемента И 25 всегда присутствует логический «О - ключ 12-2 и втора  схема 9-2 управлени  всегда закрыты . Так как на входе второго мажоритарного элемента 21 присутствуют две логических «1, на его выходе также по вл етс  логическа  «1, котора  поступает на третий вход первого мажоритарного элемента 17 и через первый логический элемент ИЛИ 18 и первый логический элемент И 19 - на вход первой схемы 9-1 управлени . В результате этого начинает работать перва  пара транзисторов 7-1, а напр жение на выходе линейного стабилизатора 1 напр жени  равно UBWICI , т. е. устройство продолжаетработать , но падение напр жени  и рассеиваема  мощность на линейном стабилизаторе напр жени  завышены по сравнению с номинальным режимом работы. Предположим, что перва  пара транзисторов 7-1 также выходит из стро . При этом на второй вход первого мажоритарного элемента 17 и вход первого логического элемента НЕ 20 также поступает управл ющий сигнал в виде логической «1. На втором входе первого логического элемента И 19 по вл етс  логический «О, и перва  схема 9-1 управлени  запираетс . На выходе первого мажоритарного элемента 17 по вл етс  логическа  «1, котора  поступает на один из входов второго логического элемента И 22, на втором входе которого присутствует управл ющий сигнал также в виде логической «1.. Следовательно, на выходе второго логического элемента И. 22 устанавливаетс  логическа  «1, котора  через п-й логический элемент ИЛИ 26 и через логический элемент И 29 поступает на вход ключа 12-п и п-й схемы 9-п управлени . В результате этого начинает работать п-  пара транзисторов 7-п, а напр жение на выходе стабилизатора 1 напр жени  занижено, так как входное напр жение во второй зоне, когда должна работать втора  пара транзисторов 7-2, меньще расчетной величины UBUXH, т. е. устройство продолжает работать с завышенной нестабильностью выходного напр жени . Таким образом, использование предлагаемого стабилизированного источника питани  позвол ет повысить КПД в широком диапазоне изменени  входного напр жени  за счет уменьшени  мощности, рассеиваемой линейным стабилизатором напр жени , а также увеличить надежность за счет ограничени  заданными значени ми падени  напр жени  и рассеиваемой мощности на непрерывном стабилизаторе напр жени  и получени  возможности работы устройства с несколько худшими техническими характеристиками при выходе из стро  всех, кроме одной, пар транзисторов.

Claims (1)

1. СТАБИЛИЗИРУЮЩИЙ ИСТОЧНИК ЭЛЕКТРОПИТАНИЯ, содержащий непрерывный стабилизатор с делителем напряжения обратной связи, установленный на входе двухтактного инвертора, выходной трансформатор которого выполнен с симметричными относительно средней точки первичной обмотки отводами, причем первые относительно средней точки отводы подключены к общему выводу источника элект- ропитания через коллектор-эмиттерные переходы силовых транзисторов, а другие отводы — через коллектор-эмиттерные переходы и диоды, при этом управляющие переходы силовых транзисторов через узлы управления подключены к соответствующим выходам узла коммутации, отличающийся тем, что, с целью повышения КПД в широком диапазоне изменений входного напряжения, в него введены резистивный делитель напряжения, подключенный к входным выводам источника, и (п—1) управляемых ключевых элементов, где n =1,2,3,4 и т. д.— число отводов первичной обмотки симметричных относительно средней точки выходного трансформатора, выходы ключевых элементов подключены к соответствующим вы- а водам делителя напряжения обратной связи непрерывного стабилизатора, а входы — I# к соответствующим выходам узла комму- IV тации, причем вход последнего подключен |л к выходу введенного делителя напряжения. I* >