SU1427549A1 - Программно-управл емый генератор синусоидальных колебаний - Google Patents

Description

вход регистра пам ти кода частоты подключен к первому faicTOBOMy выходу блока управлени , а управл ющий выход первого дешифратора адреса соединен с управл ющим входом регистра пам ти кода частоты, первый и: второй информационные выкоды которого соединены с входами соответственно накапливающего сумматора и делител  частоты с переменным коэффициентом делени , второй тактовьй вьгход блока управлени  соединен с тактовкм входом первого регцстра пам ти кода амплитуды, выход которого подклточек к входу аттенюатора , управл ющий-выход блока управлени  соединен с управл ющмч входом блока ввода сигналов програм ;- ного управлени , информационный вход которого  вл етс  входом программно- зшравл емого генератора синусоидальных колебаний, отличающийс   тем, что, с целью повьшени  точ

кости установки уровн  выходных синусоидальных колебаний, в него - введены по.следоэательно сое;диненные блок формировани  кода амплитуды, первьй .сумматор, второй дешифратор адреса;, второй регистр пам ти кода амплитуды, преобразователь код-а, первый регистр сдвига и второй циф- роаналоговый преобразователь, к опорйому вкоду которого подключе  вьжод нсточника опорного напр йсени  последовательно соединенные второй регистр сдвига, первый шифратор и второй с; мматор, а также второй шифратор5 группа  нформапдаонных входов которого подключена к соответ - ств ггощим кнформац он1-1ым выходам пре- образовате,Шг кода, вьгкод которого соединен с управл ющем входом первого регистра сдвига и первым гдафор- мазционньм входом первого регистра пам ти кода амплитуды, второй информационный вход которого соединен с выходом второго сумматора s ззькод второго цифроаналогового преобразо- :вател  соединен с друп-ш вкодом блока сравнени , второй .ркод второго CJTM- матора под1слючен к выходу блока формировани  кода амплитуды, третий Гактовьй выкод блока /правлени  сое- данен с тактовым входом второго ре - гистра пам ти кода амплитуды, чет- 1)ер гь1й тактовый выход блока управ™ лений соединен с первым тактовым йходом блока формировйни - кода ампл - з уды п тый тактовый. выход блока уп

равлени  соединен с вторым тактовым входом блока формировани  кода амплитуды , тактовый вход второго регистра сдвига соединен с синхрони- зирутощим выходом дешифратора, управл ющих сигналов, а управл ющий вход второго регистра сдвига соединен с вторым информационным вькодом блока управлени , информацион.ный вход блок формировани  кода амплитуды соединен с выходом оперативного запоминани , информационный вход второго регистра пам ти кода амплитуды соединен с выходом блока оперативного запоминани , а второй вход перв.ого сумматора соединен с первым информационным выходом блока управлени .

2, Генератор по п. I ., о т л и - ч а.о щ и и .с   тем, что блок формировани  кода амплитзгды содержит последовательно соединенные первый элемент ИЛИ, первьй дополнительный регистр сдвига и первый дополнительный регистр пам ти, первый, второй и третий ВЫХОДЫ которого соединены с .первыми входами первого, второго и третьего дополнительных элементов ИЛИ, выходы которых соединены с соответствующими входами . третьего шифратора, выходы которого  вл ютс  выходами блока форми- рорани  кода амплитуды, последоза- тельно соединенные первый элемент ИЛИ-НЕ, второй элемент ЙШ, второй дополнительный регистр сдвига и второй дополнительный регистр пам ти , первый н второй выходы которого соединены с парвьми входами первого и втсфого элементов К, выходы которых сое/.1,йнены с соотват- ствующш и вторьЯ Ш входами первого и второго дополнительных элементов ИЛИ, а второй вкод третьего дополнительного элемента ИЛИ соединен с третьим выходом второго до- полнителького регистра пам ти, вторые входы первого и второго элементов И соединены соответственно с вторым и третьим выходами п ерво- 1ГО дополнительного регистра пам ти, входы первого элемента ИЛИ  вл ютс  входами блока формировани  кода амплитуды, первый вход первого элемента ИЛИ соединен с входом элемента апИ-НЕ, а второй, третий и четвертый входы первого элемента ШШ соединены соответственно с вторьв-, третьим и

четвертым входами второго элемента ИЛИ, тактовые входы первого и второго дополнительных регистров сдвига объединены и  вл ютс  первым тактовым входом блока формировани  кода

1427549

амплитуды, а тактовые входы первого ч второго дополнительных регистров пам ти объединены и  вл ютс  вторым тактовым входом блока формировани  од Г- ампл и туды.

1

Изобретение относитс  к радиотехнике и св зи, предназнз тено дл  по- синусоидальных колебаний по сигналам программного таравлени  и может быть использог ано в автоматизированных .системах измерани  и контрол  „

Цель изобретени  - повьшение точности установки уровн  выходных синусоидальных колебаний.

На фиг. I представлена структурна  электрическа  схема программно- управл емого генерат.ора синусоидальных колебаний; на фиг. 2 - структурна  электрическа  ахема блока формт - ровани  кода а далйтуды: на фиг. 3 - структурна  электрическа  скема блок управлени ; на фиг. 4 - структурна  электрическа  схема блока оператив- ного запоминани  на фиг. 5 - структурна  электри еска  схема блока вво .. да сигналов программного .управлени .

Программно-управл емый генератор синусоидальных колебаний опорный кварцевый генератор 1, делитель 2 частоты, датчик 3 сетки частот , который состоит из управл емого напр жением генератора 4, блок.а 5 исключени  ш-тульсов, делител  6 час тоты с переменным коэффициентом делени  (ДПКД) фазового детектора 7, интегрирующего звена 8, фильтра 9 нижних частот, накапливающего сум- ма.тора 10 и первого цифроаналогового преобразовател  (ЦАП) I1, блок 12 стабилизации уровн  выходного напр жени  , смеситель 13, усилитель 14 мощности, преобразователь 15 напр жени , блок сравнени  16, усилитель 17 с регулируемым коэффициентом передачи, аттенюатор 18, первый дешифратор 19 адреса, регистр 20 пам ти кода частоты, первьй регистр 21 Пам ти кода амплитуды, блок фор 21 пам ти кода амплитуды, блок 22 формировани  кода амплитуды, первый сумматор 23, второй дешифратор 24 адреса, втор сй регистр 25 пам ти

5 кода амплитуды, преобразователь 26 кода, первый регистр 27 сдвига, второй шифратор 28, второй ЦА.П 29, источник 30 опорного напр жени , блок 31 ввода сигналов программного управ лени , дешифратор 32 управл ющих сигналов, блок 33 оперативного за- поминани , блок 34 управлени , генератор 35 тактовых импульсов, второй регистр сдвига 36, первый шифратор 37, второй сумматор 38«

Блок 22 формировани  кода амплитуды содержит первьй 39 и второй 40 элементы ИЛИ, первый элемент ИЛИ- НЕ 41, первый 42 и второй 43 дополнительные регистры сдвига, первый 44 и второй 45 дополнительные регисры пам ти, первый 46 и второй 47 элементы И, первый 48, второй 49 и третий 50 дополнительные элементы ИЛИ, а также шифратор 51.

15

20

25

Блок 34 управлени  образуют трнг геры 52-56, первый 57, второй 58 счетчики , дешифратор 59 тактовых импульсов , инвертор 60, дополнительный элемент ИЛИ 61 у сумматор 62, первый 63, второй 64 и третий 65 дополнитель- , ные элементы И.

35 Блок 33 оперативного запоминани  , содержит (Фиг.4) первый 66,второй 67, третий 68 дополнительные ретистры пам ти, а также мультиплексор 69. Блок 31 ввода сигналов программ40 ного управлени  состоит из лока 70 прнемопередачи, блока 71 формировани  сигналов программного управлени , блока 72 декодировани  сигналов программного управлени  и буферный

45 регистр 73 п ам ти.

Программно-управл емый генератор с.ик:усоздальных колебаний работает след5пощим образом. ; Сигналы программного управлени  Частотой и амплитудой выходного сиг- Нала последовательно-поступают на Ьход блока 31 ввода, состо щий из тактовых интерфейсных функциональных Элементов Проход  через блок 70 при Ёмопарадачи,, блок ,72 декодировани  JJ б,пок 71 сигналы поступают на управ Л ющш : вход деи1ифр ;1тора 32 и на пер- йьй синкронизирзпощий вкод блока 34 управлени ,, ас вьпсода буферного |фег.истра 73 - на информацион- входы дешифратора 32 к блока. 33 Фперативного запоминани , состо ще- fo из последовательно соединенных .(етырехразр дных регистров пам ти 165 67 и 68, выходы которых коммутируете   .с помощью мультиплексора 69 н аходы блока 22 формировани  и регист iioB 20 и 25 пам ти,

; На вход регистра 20 пам ти постуliaeT код частоты вьгходного сигнала в Последовательности, определ емой кодом адреса на выходе первого дешиф™

liaTopa 19, а код амплитуды записы веетс  во второй регистр пам ти- 25 согласно коду адреса с выхода второ- л о дешифратора 24. Смена данньк о частоте и амплитуде, производитс  по - актовым сигналам с выходов блока 34, По :ледовательность команд на слену даннык поступает с выходов дешифратора. 32 на триггеры 52-56 рризнака команды9 а тактовыа сигна лы с генератора 35 через первый счет- Чш 57 и дешифратор 59 поступают на выходы дополнителтзных элементов И 63 и 64. С изменением состо ни  триггера 55 тактовый сигнал с выхода до r(OHHH i ii.;SbKCTo элвмвнта И 63 посту™ й.ает ка вкод регистра 20 пам ти, а с изменением состо ни  триггера 56 i aктoвый сигнал с вьжода дополнительного элемента И 64 поступает на вход второго регистра 25 пам ти.. С изме нением .состо ни  тркггзра 53 с -вы кода . су:мматора 62 и дополнительного (лемента ИЛИ 6 тактовыа снгнашз поступают на входы блока. 22 формировани ,

Иаменекие частоты выходного сигнала иронзводитс  но двзгм входам дат- Ч1ика 3;. причем с первого выхода ре- rKc-fpa ZO пшчг ти сигнап управлени  поступает на вкод интегрирующего

Q

5

0

звена 8 через накапливающий сумматор 10 и ЦАП П, а с второго вьгхода регистра 20 пам ти сигнал управлени  поступает на вход ДПКД 6, включенного в петлю фазовой автоподстройки частоты, ко тора  состоит из фазового детектора 7, интегрирующего звена 8, фильтра 9, управл емого напр жением генератора 4 и блока 5 При этом датчик 3 выр.абатывает сигнал с частотой, .значение которой лежит несколько выше рабочего диапазо на частот программно-управл емого .генератора синусоидальных колебаний. Этот сигнал поступает на ОДК1 вход смесител  13, на другой вход которого через усипи- тель .17 подаетс  сигнал кварцованной частоты с выхода опорного КБарцево- го .генератора.1 и на опорный вход фазового детектора-7 через усипиталь 2, На выходе смесител  .13 выдел етс  сигнал разностной частоты, дл  которой блок 2, состо щий из. включешшх

5 в кольцо усилител  14. праобразовате- л  5, блока 16 сравнени , усилител  17 и смесител  13, обеспечивает посто нство амплитуды выходного сигнала ,

0 Изменение а.мплнту;з 5 выходного сиг-нала производитс  одновременно по двум каналам: изменением опорноз о напр жен.шг на выходе второго ЦАЦ.29 и изменением вепичиыы ослаблени  ат-- тенюатора 18. При этой на информационный вход второго регистра пам ти 25 поступает код мантиссы амплитуды , а код пор ,п.«а. амплитуды (децимальна  точка) устанавливаетс  при подаче сигнала управлени  с дешифратора 32 через триггер 52, второй регистр 36 сдвига, первый шифратор 37 и второй cyMxiaizop 38 на вход .первого рех истра пам ти, измен ю™ щего величину козффипдента ослаблени  аттенюатора IS

Преобразование кода мантиссы амплитуды заключаетс  з умножении исходного значени  на 10, где -ш 65.1,2,3, Умножение .эквивалентно сдвигу на ю дес тичных разр дов что обеспечиваетс  путем суммировани  кода.адреса, поступающего на входы первого сумматора 23 с второго счетчика 58 блока 34 и кода сдвига а шлитуды с выхода блока 22. Формирование кода сдвига амплитуды с выхода блока 22 производитс  в параллальных канал.ах., состо.ч5

0

S

0

5

щих из элементов ИЛИ 39 и 40, дополнительных регистров 42 и 43 сдвига и дополнительных регистров 44 и

45пам ти, с выходов которых сигналы обоих каналов через элементы И

46и 47 дополнительные элементы ИЛИ 48-50 и шифратор 51 поступают на входы сумматоров 23 и 38. С выхода сумматора 23 через дешифратор 24 производитс  управление регистром 25 пам ти, с вывода которого через прр образователь 26 кода,, регистр 27

.1

сдвига и ЦЛП 29 сигнал управлени  амплитудой поступает на вход блочка 16 сравнени . Сигналы трех старших разр дов с выходов преобразовател  26 кода поступают.на вход шифратора 28, управл ющего работой регистра 27 сдвига и регистра 21 пам ти. Тактовый сигна;.; на вход первого регистра пар.з ти 21 с выхода c;i iMaTopa 62 через дополнительный ;:.емент И 65 при- изменении состо ни  триггера 56 „ -

т2

t:3

«70

Фи,5

4 « е ««cArJ

71

-12

Claims (2)

1. ПРОГРАММНО-УПРАВЛЯЕМЫЙ ГЕНЕРАТОР СИНУСОИДАЛЬНЫХ КОЛЕБАНИЙ, содержащий последовательно соединенные опорный генератор, делитель частот, датчик сетки частот, блок стабилизации уровня выходного напряжения и аттенюатор, последовательно соединенные блок ввода сигналов программного управления,блок оперативного запоминания и регистр памяти кода частоты, дешифратор управляющих сигналов, генератор тактовых импульсов, первый регистр

i. памяти кода амплитуды, первый дешифратор адреса и блок управления, при этом датчик сетки частот выполнен в виде последовательно соединенных накапливающего сумматора, первого цифроаналогового преобразователя, интегрирующего звена,фильтра нижних частот, управляемого напряжением. генератора, блока исключения импульсов, делителя частоты с переменным коэффициентом деления и фазового детектора, опорный вход которого является опорным входом датчика сетки частот, а второй выход накапливающего сумматора подключен к управляющему входу блока исключения импульсов, второй выход управляемого напряжением генератора является выходом датчика сетки частот, блок стабилизации уровня выходного напряжения выполнен в вэде соединенных в кольцо смесителя, усиг лителя мощности, преобразователя напряжения, блока сравнения и усилителя с регулируемым коэффициентом передачи, сигнальный вход которого подключен к выходу опорного генератора, другой вход смесителя является входом блока стабилизации уровня выходного напряжения, выходом которого является выход усилителя мощности, синхронизирующий выход блока ввода сигналов программного управления соединен с первым входом элемента ИЛИ, выход которого соединен со стробирующим входом дешифратора управляющих сигналов и первым синхронизирующим входом блока управления, первый тактовый вход которого подключен к выходу генератора тактовых импульсов, управляющие выходы дешифратора управляющих сигналов соединены с соответствующими управляющими входами блока управления, информационный выход блока ввода сигналов программного управления, соединен также с- информационным входом дешифратора управляющих сигналов, синхронизирующий выход дешифратора управляющих сигналов соединен с тактовым входом блока оперативного запоминания, и вторым входом синхронизации блока управления, первый информационный выход которого соединен с входом первого дешифратора адреса и управляющим входом блока оперативного запоминания, тактовый вход регистра памяти кода частоты подключен к первому Тактовому выходу блока управления, а управляющий выход первого дешифратора адреса соединен с управляющим входом регистра памяти кода частоты, первый и: второй информационные выходы которого соединены с входами соответственно накапливающего сумматора и делителя частоты с переменным коэффициентом деления, второй тактовый выход блока управления соединен с тактовым входом первого регистра памяти кода амплитуды, выход которого подключен г: входу аттенюатора, управляющий-выход блока управления соединен с управляющим входом блока ввода сигналов программного управления, информационный вход которого является входом программноуправляемого генератора синусоидальных колебаний,- отличающийс я тем, что, с целью повышения точности установки уровня выходных синусоидальных' колебаний, в него·введены последовательно соединенные блок формирования кода амплитуды, первый сумматор, второй дешифратор адреса, второй регистр памяти кода амплитуды, преобразователь кода, первый регистр сдвига и второй цифроаналоговый’ преобразователь, к опорному входу· которого подключен выход источника опорного напряжения последовательно соединенные второй регистр сдвига, первый шифратор и второй сумматор, а также второй шифратор,- группа информационных входов которого подключена к соответствующим информационным выходам преобразователя кода, выход которого соединен с управляющим входом первого регистра сдвига и первым информационным входом первого регистра •памяти кода амплитуды, второй информационный вход которого соединен с выходом второго сумматора, выход второго цифроаналогового преобразоватепя соединен с другим входом блока сравнения, второй вход второго сум·матора подключен к выходу блока формирования кода амплитуды, третий тактовый выход блока управления соединен с тактовым входом второго регистра памяти кода амплитуды, четвертый тактовый выход блока управления соединен с первым тактовым входом блока формирования· кода амплитуды, пятый тактовый.выход блока уп-^: равления соединен с вторым тактовым входом блока формирования кода амплитуды, тактовый вход второго регистра сдвига соединен с синхронизирующим выходом дешифратора, управляющих сигналов, а управляющий вход второго регистра сдвига соединен с вторым информационным выходом блока управления, информационный вход блока формирования кода амплитуды соединен с выходом блока оперативного запоминания, информационный вход второго регистра памяти кода амплитуды соединен с выходом блока оперативного запоминания, а второй вход первого сумматора соединен с первым информационным выходом блока управления.

2. Генератор поп. 1, о т л и ч а.ю щ и й с я тем, что блок формирования кода амплитуды содержит последовательно соединенные первый элемент ИЛИ, первый дополнительный регистр сдвига и первый дополнительный регистр памяти, первый, второй и третий выходы которого соединены с первыми входами первого, второго и третьего дополнительных элементов ИЛИ, выходы которых соединены с соответствующими входами ^: третьего шифратора, выходы которого являются выходами блока формирования кода амплитуды, последовательно соединенные первый элемент ИЛИ-HE, второй элемент ИЛИ, второй дополнительный регистр сдвига и второй дополнительный регистр памяти, первый и второй выходы которого соединены с первыми входами первого и второго элементов И, выходы которых' соединены с соответ-’· ствующими вторыми входами первого и второго дополнительных элементов ИЛИ, а второй вход третьего дополнительного элемента ИЛИ соединен с третьим выходом второго дополнительного регистра памяти, вторые входы первого и второго элементов И соединены соответственно с вторым и третьим выходами первого дополнительного регистра памяти, входы первого элемента ИЛИ являются входами блока формирования кода амплитуды, первый вход первого элемента ИЛИ соединен с входом элемента ИЛИ-HE, а второй, третий и четвертый входы первого элемента ИЛИ соединены соответственно с вторым, третьим и четвертым входами второго элемента ИЛИ, тактовые входы первого и второго дополнительных регистров сдвига объединены и являются первым тактовым входом блока формирования кода амплитуды, а тактовые входы первого и второго дополнительных регистров памяти объединены и являются вторым тактовым входом блока формирования к ода амили туды.