SU1425846A1

SU1425846A1 - Code converter

Info

Publication number: SU1425846A1
Application number: SU874227184A
Authority: SU
Inventors: Алексей Андреевич Борисенко; Геннадий Викторович Куно; Владимир Алексеевич Соловей
Original assignee: Сумский филиал Харьковского политехнического института им.В.И.Ленина
Priority date: 1987-02-24
Filing date: 1987-02-24
Publication date: 1988-09-23

Abstract

Изобретение относитс к автома- тике и вычислительной технике. Его использование в системах обработки и передачи информации позвол ет расширить функциональные возможности преобразовател за счет сжати информации . Преобразователь кодов содержит сумматор 1, вычитающий счетчик 2, блок 3 синхронизации и суммирующий счетчик 4. Благодар выбору биномиального счетчика в качестве вычитающего и соответствующим соединени м входной п-разр дный двоичный код с К единицами преобразуетс в код с числом разр дов log(nc)), ). 1 ил., 1 табл. ( (/)The invention relates to automation and computing. Its use in information processing and transmission systems allows the converter to expand its functionality by compressing information. The code converter contains adder 1, subtractive counter 2, synchronization block 3 and summing counter 4. By selecting a binomial counter as the subtracting and corresponding connections, the input n-bit binary code with K units is converted into a code with the number of bits log (nc) ),) 1 ill., 1 tab. ((/)

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах обработки и передачи информации.The invention relates to automation and computing and can be used in information processing and transmission systems.

Целью изобретени вл етс расширение функциональных возможностей преобразовател за счет сжати информации .The aim of the invention is to enhance the functionality of the converter by compressing the information.

На чертеже приведена блок-схема преобразовател кодов.The drawing shows a block diagram of the code converter.

Преобразователь кодов содержит Ij вычитакщий счетчик 2, блок 3 синхронизации и суммирующий счетчик 4. На чертеже обозначены информационные входы 5, вход 6 синхронизации , управл н цие входы 7, выходы 8 и 9.The code converter contains Ij readout counter 2, synchronization unit 3 and summing counter 4. In the drawing, information inputs 5, synchronization input 6, control inputs 7, outputs 8 and 9 are indicated.

В основе работы преобразовател кодов лежит следующее.The operation of the code converter is based on the following.

Если дл п-разр дного пвоичного числа будет известно количество К содержащихс в нем единиц, то это число можно рассматривать как биномиальное с параметрами п и К. Биномиальное двоичное число - это число, содержащее или К единиц, или п-К нулей в старших разр дах перед младшей единицей. Количество п-разр дных биномиальных чисел , всегда меньше количест- на возможных п-разр дных двоичных чисел N, т,е, С, 2 . Поэтому это число можно вьфазить меньшим количеством разр дов, чем п, и соответственно произвести сжатие информации Так, например, если вз ть двоичное 16 разр дное число 0000000000110000 и произвести в нем подсчет единиц, т оно после этого может рассматриватьс как биномиальное число с и If for an n-bit pvoic number the number K of units contained in it is known, this number can be considered as binomial with parameters n and K. The binomial binary number is a number containing either K units or n-K zeros in the highest bits dah before the junior unit. The number of n-bit binomial numbers, always less than the number of possible n-bit binary numbers N, t, e, C, 2. Therefore, this number can be phased out with a smaller number of bits than n, and, accordingly, compress information. For example, if you take a binary 16 bit number 0000000000110000 and calculate units in it, then it can be considered as a binomial number c and

не ,«. not ,".

и может быть вь ражено количеством разр дов nj,log(Ch., )log2(C,T ) and can be expressed by the number of bits nj, log (Ch.,) log2 (C, T)

log ( Однако кроме п, L г - 13 J log (However, except for n, L g - 13 J

обходимо хранить информацию о количестве единиц в сжимаемом числе, кото рое определ етс количеством разр дов п и дл рассматриваемого примера равно n lDg2l6 Таким образом , обща длина числа после сжати будет равна , а коэффициентIt is necessary to store information about the number of units in a compressible number, which is determined by the number of bits n and for the considered example is n lDg2l6. Thus, the total length of the number after compression will be equal, and the coefficient

1 fi1 fi

сжати Kj,, -rr 1,33 разаcompress Kj ,, -rr 1.33 times

Из рассмотренного следует, что чем больше длина сжимаемого двоичного числа и чем меньше число К, тем эффективность сжати выше.From the above it follows that the longer the length of the compressible binary number and the smaller the K number, the higher the compression efficiency.

На основайии изложенного рассматриваемый преобразователь кодов имеетBased on the above, the code converter in question has

10ten

1515

JQ . Jq.

2020

2525

3535

4545

4040

5050

5555

сумматор 1 дл подсчета количества единиц в двоичном числе и вычитающий счетчик 2, перебирающий последовательно все биномиальные двоичные комбинации , начина со сжимаемого двоичного числа. В качестве такого счетчика вз т биномиальный счетчик 2, достоинством которого вл етс возможность перестраиватьс на различные К (к - контрольное число) электрическими сигналами с входов 7 без введени специального коммутатора. Это важно, так как число К дл сжимаемых двоичных комбинаций переменное, следовательно , и контрольное число биномиального счетчика К также должно быть переменное и равное количеству единиц, содержащихс в преобразуемом двоичном числе, С этой целью примен емый счетчик 2 настраиваетс на , а выход сумматора 1 подключаетс к второй группе входов сумматора старшего разр да указанного счетчика, причем К-е выходы сумматора 1 подключаютс к (п-К)-м входам второй группы входов сумматора старшего разр да счетчика 2.adder 1 for counting the number of units in the binary number and subtracting the counter 2, iterating over all the binomial binary combinations, starting with the compressible binary number. A binomial counter 2 is taken as such a counter, the advantage of which is the possibility of changing to different K (K - control number) electrical signals from inputs 7 without introducing a special switch. This is important because the number K for compressible binary combinations is variable, therefore, the control number of the binomial counter K must also be variable and equal to the number of units contained in the binary number being converted. For this purpose, the counter 2 used is set to, and the output of the adder 1 connects to the second group of inputs of the high-adder of the specified counter, and the K-th outputs of the adder 1 are connected to the (RK) -th inputs of the second group of inputs of the high-adder of the counter 2.

В качестве сумматора 1 можно использовать известные сумматоры любого типа, например матричные.As the adder 1, you can use the known adders of any type, for example matrix.

Блок 3 синхронизации обеспечивает прохо вдение на свой первый выход тактовых импульсов с входа 6 в отсутствие нулевого кода на выходах счетчика 2, а при по влении этого нулевого кода - сн тие тактовых импульсов с первого выхода и формирование на втором выходе одиночного импульса.The synchronization unit 3 passes the clock to its first output from input 6 in the absence of a zero code at the outputs of counter 2, and when this zero code appears, removing the clock from the first output and forming a single pulse at the second output.

Преобразователь кодов работает следующим образом.Converter codes works as follows.

С входов 5 преобразовател двоична кодова комбинаци записьюаетс в вычитакщий счетчик 2 и парйллельно поступает на входы сумматора 1, где подсчитьшаетс количество единиц в этой комбинации, которое двоичным кодом поступает .на вторые информационные входы биномиального счетчика 2 и выходы 9 преобразовател . По тактовым импульсам с входа 6 преобразовател блок 3 начинает поединичное вычитание содержимого биномиального счетчика 2 с одновременным подсчетом числа шагов вычитани в суммирующем счетчике 4. Когда содержимое счетчика 2 становитс равным нулю, прекращаетс процесс вычитани и с второго выхода блока 3 подаетс сигнал установки в нуль на установочные входы суммирующего счетчика А и сумматора 1. Одновременно преобразованна кодова комбинаци считываетс с выходов 8 и 9 преобразовател кодов.From inputs 5 of the converter, the binary code combination is written to the subtracting counter 2 and is fed in parallel to the inputs of the adder 1, where the number of units in this combination, which the binary code enters the second information inputs of the binary counter 2 and the outputs 9 of the converter, is calculated. By clock pulses from converter input 6, block 3 starts a single-by-one subtraction of the contents of binomial counter 2 while simultaneously counting the number of subtraction steps in the summing counter 4. When the contents of counter 2 become zero, the subtraction process stops and the zero output signal is given from the second output of block 3 The installation inputs of the summing counter A and the adder 1. A simultaneously converted code combination is read from the outputs 8 and 9 of the code converter.

Проиллюстрируем работу преобразо- вiaтeл кодов таблицей состо ний биномиального 2 и суммирующего 4 счетчиков дл приведенного примера с и К«2 (число 0000000000110000).We illustrate the operation of converting codes with the state table of binomial 2 and summing 4 counters for the given example with and K 2 (the number 0000000000110000).

С каждой единицей, вычитаемой из содержимого биномиального счетчикаWith each unit subtracted from the contents of the binomial counter

2, к содержимому суммирующего счетчика Д прибавл етс единица, т.е. сум- мирукщий счетчик 4 осуществл ет нумерацию последовательно смен емых состо ний биномиального счетчика 2. Последнее 20-е состо ние 0010100 суммирующего счетчика 4, соответствующее нулевому содержимому биномиального счетчика 2, будучи вз тым вместе с содержимым сумматором 1 0010, представл ет собой выходную кодовую комбинацию преобразовател .2, a unit is added to the content of the summing counter D, i.e. the summing counter 4 performs the numbering of successively changing states of the binomial counter 2. The last 20th state 0010100 of the summing counter 4, corresponding to the zero content of the binomial counter 2, taken together with the contents of the adder 1 0010, is the output code converter combination.

0000000000011000000000000000110000

1000000000010100010000000000101000

2000000000010010020000000000100100

3000000000010001030000000000100010

4000000000010000140000000000100001

5000000000010000050000000000100000

6000000000001100060000000000011000

7000000000001010070000000000010100

8000000000001001080000000000010010

9000000000001000190000000000010001

10000000000001000010000000000000000

1100000000000011001100000000001100

120000000000001010120000000000001010

1300000000000010011300000000001001

1400000000000010001400000000001000

150000000000000110150000000000000110

160000000000000101160000000000000101

170000000000000100170000000000000100

1800000000000000111800000000000011

1900000000000000101900000000000010

200000000000000000 .2000000000000000.

00100010

Как видно из таблицы, длина выходной кодовой комбинации (12 разр дов) меньше длины входной комбинации (16 разр дов), Тов. имеет место сжатие информации,As can be seen from the table, the length of the output code combination (12 bits) is less than the length of the input combination (16 bits), Comrade. there is a compression of information

Таким образом, предлагаемьй преобразователь кодов по сравнению с из- в естным позвол ет уменьшить длину выходной кодовой комбинации, т.е. осу- ществить сжатие информации.Thus, the proposed code converter, as compared with the known one, allows reducing the length of the output code combination, i.e. compress information.

Ф ормула изобретени Formula of invention

Преобразователь кодов, содержащий вЬмитающий счетчик, первые информа- ц|ионные входы которого вл ютс информационными входами преобразовател , выходы вычитающего счетчика подключены к информационным входам блока синхронизации, вход си1гхронизации которого вл етс входом синхронизации Преобразовател , сумматор и суммирующий счетчик, выходы которого вл ютс первыми выходами преобразовател , отличающийс тем, что, с целью расширени функциональных возможностей преобразовател за счет сжати информации, вычитающий счетчик выполнен биномиальным, первый выход блока синхронизации подключен к тактовым входам вычитающего и суммирующего счетчиков, второй выход блока синхронизации соединен с входами обнулени суммирующего счетчика и сумматора, информационные входы которого подключены к информационным входам преобразовател , выходы сумматора соединены с соответствующими вторыми информационными входами вьии- тающего счетчика и вл ютс вторыми выходами преобразовател , управл ющие входы вычитающего счетчика вл ютс управл ющими входами преобразовател .A code converter containing an output counter, the first information | ion inputs of which are information inputs of the converter; the outputs of the counter reading counter are connected to the information inputs of the synchronization unit, the synchronization input of which is the synchronization input of the Converter, the adder and the summing counter, the outputs of which are the first converter outputs, characterized in that, in order to expand the functionality of the converter by compressing the information, the subtractive counter is binomial, the first output of the synchronization unit is connected to the clock inputs of the subtractive and summing counters, the second output of the synchronization unit is connected to the zero inputs of the summing counter and adder, the information inputs of which are connected to the information inputs of the converter, the outputs of the adder are connected to the corresponding second information inputs of the rolling counter and are the second outputs of the converter, the control inputs of the subtractive counter are the control inputs of the converter.

Claims

Claim

A code converter containing a subtracting counter, the first information inputs of which are information inputs of the converter, the outputs of the subtracting counter are connected to the information inputs of the synchronization block, the synchronization input of which is the synchronization input of the Converter, the adder and the summing counter, the outputs of which are the first outputs of the converter, characterized in that, in order to expand the functionality of the converter by compressing information, the subtracting counter is made binomial, the first output of the synchronization unit is connected to the clock inputs of the subtracting and totalizing counters, the second output of the synchronization unit is connected to the zeroing inputs of the totalizing counter and adder, the information inputs of which are connected to the information inputs of the converter, the outputs of the adder are connected to the corresponding second information inputs of the subtracting counter and are the second outputs of the converter, the control inputs of the subtracting counter are the control inputs of the converter.