SU1425812A1 - Устройство дл определени средних значений сигналов - Google Patents

Abstract

Изобретение относитс  к измерительной технике и м.б. использовано в устр-вах технической диагностики. Цель изобретени  - увеличение точносtump9nv3mtia ти определени  средних значений сигналов . Устр-во содержит четыре ключа 1-4, конд-р 7, операционный у-ль 10, резисторы II, 12 и блок 16 управлени . В устр-во введены конд-р 8 и по крайней мере хот  бы одна зар дно-разр д- на  цепь 15, выполненна  в виде конд- ра 9, ключей 5, 6 и резисторов 13, 14. Повышение точности измерени  средних значений исследуемого сигнала в устройстве обусловлено отсутствием в нем интегратора времени и делител , а следовательно, и отсутствием погрешностей преобразовани  временного интервала в аналоговую велихшну и делени  аналоговых величин. 1 з.п. ф- лы, 2 ил. (Л «.1

Description

Изобретение относитс  к измерительной технике и может быть использовано в устройствах технической диагностики ,

Цель изобретени  - увеличение точности определени  средних значений сигналов.

На фиг. 1 представлена электрическа  принципиальна  схема устройства дл  определени  средних значений сигналов; на фиг. 2 - временные диаграммы напр жений, по сн ющие его работу.

Устройство дл  определени  средних значений сигналов содержит первый 1, второй 2, третий 3, четвертый 4, п тый 5 и шестой 6 ключи, первый 7, . второй 8 и третий 9 конденсаторы,операционный усилитель 10, первьй П, второй 12, третий 13 и четвертый 14 резисторы, зар дно-разр дную цепь 15 и блок 16 управлени .

Устройство работает следующим образом .

В исходном состо нии на входе Синхронизаци  устройства дл  определени  средних значений сигналов присутствует нулевой уровень напр жени , а на входе Сброс - напр жение уровн  логической 1. При этом на выходах блока 16 управлени  установлены напр жени  нулевого уровн  и второй ключ 2 находитс  в нейтральном положении, при котором его выход не скоментирован ни с одним из его входов. Первый ключ 1 замкнут, конденсатор 7 разр жен, четвертый ключ 4 разомкнут и напр жение на выходе зар дно-разр дной цепи 15 и выходе устройства дл  определени  сред- них значений сигналов равно нулю.

В момент времени t напр жение на входе Сброс измен етс  с логической 1 на логический 0. При этом ключ 1 размыкаетс .

В момент времени t, на вход Синхронизаци  подаетс  управл ющий импульс (фиг. 2в), который поступает на первый вход блока 16 управлени  на первый управл ющий вход ключа 2 и управл ющий вход ключа 3. В течение времени действи  управл ющего импульса длительностью , ключ 2 в момент времени t, переключаетс  из нейтрального в первое рабочее положение, при котором выход ключа 2 замьжаетс  с его первым входом, а ключ (ключи) 3 замыкаютс , подключа  вход (входы) зар дно-разр дной цепи (цепей) к вы

0

0

Q

5

5 0

5

ходу операционного усилител  10. Ключи 5 и 6 зар дно-разр дной цепи {цепей ) 15 остаютс  разомкнутыми под действием напр жени  нулевого уровн ,

а конденсатор (конденсаторы) 9 зар дно-разр дной цепи (цепей) 15 с момента времени t, подключаетс  к выходу операционного усилител  10.

При этом с момента времени t входной сигнал Vg (фиг.2а) поступает через резистор 11 и ключ 2 на инвертирующий вход операционного усилител  10, выходное напр жение измен етс  согласно выражению

, Vt ,- v,dt, (1)

величина сопротивлени  резистора

С, - величина емкости конденсатора 7.

По окончании управл ющего импульса на входе Синхронизаци  в момент 5 tJ ключ 2. переключаетс  в нейтральное положение, а ключ (ключи) 3 размыкаетс . При этом напр жение на выходе устройства дл  определени  средних значений сигналов, описываемое вьфа- жением (1), остаетс  неизменным (фиг. 2ж).

Через врем  блок 16 управлени  формирует на первом выходе импульс напр жени  длительностью

ST E; j

где R,

4-4-,0. А

(фиг.2г), который поступает на второй управл ющий вход ключа 2 и вход ключа 4. При этом ключ 2 с момента t переключаетс  во второе рабочее положение, а ключ 4 замыкаетс  и конденсатор 7 разр жаетс  через резистор 12 цо экспоненциальному закону (фиг. 2ж)

5

j

0

U,V,

ехр(- ),

(2)

гt-t ,

. Кг с у величина сопро гивлени  резисгде

тора 12,

аппроксимирующему гиперболическую зависимость

,(3)

где 6i - масштабный множитель во временном интервале аппроксимации t t4Tt3 .

В то же врем  через ключ 4 напр жение с выхода операционного усилител  10 поЬтупает на выход устройства

дл  определени  средних значений сигналов .

С момента времени t блок 16 управлени  формирует напр жение нулевого уровн  на всех выходах, кроме выхода, соединенного с управл ющим входом первой зар дно-разр дной цепи 15, на выходе которого формируетс  импульс напр жени  (фиг. 2д) длитель ностью At,t5-t4, (где tj - момент времени окончани  второго интервала аппроксимации), который запускает за р дно-разр днум цепь 15 на врем  его действи , замыка  ключи 5 и 6. При этом конденсатор 9 первой зар дно- разр дной цепи 15 разр жаетс  с напр жени  V, при через последовательно соединенные резисторы 13 и 14. Напр жение на резисторе 14  вл - етс  частью напр жени  на конденсаторе 9 и измен етс  по закону, апгт проксимирующему гиперболическую зависимость в интервале времени At, (фиг.2и). Через ключ 6 напр жение с резистора 14 поступает на выход устройства дл  определени  средних значений сигналов.

При наличии в устройстве дл  определени  средних значений сигналов нескольких зар дно-разр дных цепей 15 кажда  зар дно-раз15 дна  цепь 15 формирует на своем выходе напр жение аппроксимирующее гиперболическую, функцию, в своем интервале времени, задаваемом блоком 16 управлени  (фиг. 2к).

По.окончании временного интервала kT, пропорционального времени усреднни  Т и отсчитываемого от момента tj, на всех выходах блока 16 управ- .лени  устанавливаютс  нулевые уровни напр жени . При этом конденсатор 8 сохран ет напр жение, соответствуто- щее формируемому, гиперболически иэ- мен ющемус , напр жению в момент времени t t2+kT. Это напр жение соответствует среднему значению исследуемого сигнала (фиг. 2к).При необходимости выделить сред нее значение сигнала за другое врем  усреднени  или провести новый цикл усреднени  сигнала в другом интервал времени производитс  сброс напр жени на конденсаторе 7, что реализуетс  путем подачи на вход Сброс в момен времени-tn импульса напр жени  уровн  логической 1 (фиг. 2б), который , поступа  на управл ющий вход.

5

c 0 5

д

с 0

к.люча 1, з мыкает его контакты на врем  действи  импульса. Таким образом ввод тс  начальные нулевые услови  дл  операции будущего интегриро-- вани  сигнала и определени  его среднего значени .

Параметры резисторов 11-14 и конденсаторов 7-9, программу работы блока 16 управлени  и значение момента tj выбирают таким образом, чтобы фор-, мируема  с момента времени t, кусочна  функци  описывала гиперболическую зависимость вида (3) с минимальной погрешностью.

Повышение точности измерени  средних значений исследуемого сигнала в предлагаемом устройстве обусловлено отсутствием в нем интегратора времени и делител , а следовательно, и отсутствием погрешности преобразовани  временного интервала в аналоговую величину и отсутствием погрешности делени , аналоговых величин.

Форм у-л а изобретени 

1. Устройство дл  определени  средних значений сигналов, содержащее блок выборки-хранени , состо щий из операционного усилител  с первым конденсатором в цепи отрицательной обратной св зи, параллельно которому подключен первый ключ, между входом устройства дл  огфеделени  средних значений сигналов и инвертирующим входом операционного усилител  включены последовательно соединенные первый резистор и второй ключ, а также последовательно соединенные второй резистор и третий ключ, четвертый ключ, блок управлени , эходы и выходы которого соединены с соответствующими входами управлени  первого, второго, третьего и четвертого ключей , отличающеес  тем, что, с целью увеличени  точности, введены второй конденсатор и по крайней мере хот  бы одна зар дно-1 азр д- на  цепь, причем к третьекгу нормально разомкнутому выводу второго ключа и входу зар дно-разр дной цепи подключены соответственно первый вывод Второго резистора и второй вывод третьего ключа, первый вывод которого соединен с выходом операционного усилител  и через четвертый ключ - с выходом зар дно-разр дной цепи, который  вл етс  выходом устройства дл  определени  средних значений сигналов, и с первым вьгоодом второго конденсатора , второй вывод которого соединен с общей шиной, вход управлени  зар дно- разр дной цепи подключен к соответ,ст- вующему выходу блока управлени , а первый и второй управл ющие входы 1 второго ключа соединены с управл ющи- ;ми входами третьего и четвертого клю- ЧЭй соответственно. 2. Устройство по п. 1 о т л и- {чающеес  тем, что зар дно- разр дна  цепь выполнена в виде параллельно соединенных третьего кон-

i

tnit

денсатора, второй вывод которого соединен с общей шиной, и последовательно соединенных п того ключа, третье- го и четвертого резисторов, второй вывод которого соединен с первым выводом шестого ключа, второй вывод которого  вл етс  выходом зар дно-раз- р дной цепи, а управл ющие входы п того и шестого ключей соединены между собой и  вл ютс  управл ющим входом зар дно-гразр дной цепи, причем первый вывод третьего конденсатора  вл етс  входом зар дно-разр дной цепи.

t

Редактор Е.Папп Техред А.Кравчук

Заказ 4782/54 Тираж 928Подписное

ВНИИПЙ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Корректор Э.Лончакова

Claims (2)

1. них значений сигналов, содержащее 3Q блок выборки-хранения, состоящий из операционного усилителя с первым конденсатором в цепи отрицательной обратной связи, параллельно которому подключен первый ключ, между входом устройства для определения средних значений сигналов и инвертирующим входом операционного усилителя включены последовательно соединенные первый резистор и второй ключ, а также др последовательно соединенные второй резистор и третий ключ, четвертый ключ, блок управления, входы и выходы которого соединены с соответствующими входами управления первого, дд второго, третьего и четвертого ключей, отличающееся тем, что, с целью увеличения точности, введены второй конденсатор и по крайней мере хотя бы одна зарядно-^азрядная цепь, причем к третьему нормально разомкнутому выводу второго ключа и входу зарядно-разрядной цепи подусреднения сигнала в другом интервале времени производится сброс напряжения на конденсаторе 7, что реализуется путем подачи на вход Сброс” в момент·* времени-t_нгимпульса напряжения уровня логической 1 (фиг. 2б), который, поступая на управляющий вход.

   ключены соответственно первый вывод второго резистора и второй вывод третьего ключа, первый вывод которого соединен с выходом операционного усилителя и через четвертый ключ - с выходом зарядно-разрядной цепи, который является выходом устройства для опре5

   1425812 деления средних значений сигналов, и с первым выводом второго конденсатора, второй вывод которого соединен с общей шиной, вход управления зарядноразрядной цепи подключен к соответствующему выходу блока управления, а первый и второй управляющие входы второго ключа соединены с управляющими входами третьего и четвертого клю- Ю чей соответственно.
2. 2. Устройство по π. 1, о т л ие с я тем, что зарядноцепь выполнена в виде пач а ю щ е разрядная раллельно

   Редактор Е.Папп

   Техред А.Кравчук денсатора, второй вывод которого соединен с общей шиной, и последовательно соединенных пятого ключа, третье:го и четвертого резисторов, второй вывод которого соединен с первым выводом шестого ключа, второй вывод которого является выходом зарядно-разрядной цепи, а управляющие входы пятого и шестого ключей соединены между собой и являются управляющим входом зарядно-разрядной цепи, причем первый вывод третьего конденсатора является входом зарядно-разрядной