SU1425755A2

SU1425755A2 - Устройство дл сокращени избыточности информации

Info

Publication number: SU1425755A2
Application number: SU874207835A
Authority: SU
Inventors: Евгений Федорович Капинос
Original assignee: Войсковая Часть 11284
Priority date: 1987-03-06
Filing date: 1987-03-06
Publication date: 1988-09-23

Abstract

Изобретение относитс к телемеханике и может использоватьс дл сокращени избыточности информации в адаптивных телеметрических системах. Изобретение позвол ет расширить функциональные возможности устройства путем обеспечени принудительного опроса измер емого сигнала. Устройство содержит блок 1 сравнени , выполненный на элементе 2 сравнени и пороговом элементе 3, формирователь 4 модели сигнала, выполненный на элементе 5 пам ти, ключах 6,7 и элементе 8 задержки, блок 9 управлени , выполненный на триггерах 10,11, элементах И 12,13,19, элементах 14,15 задержки, формирователе 16 импульсов и элементе ИЛИ 18, и ключ 17. 1 з.п. , 1 ил.

Description

(Л

4 IS5

ел

- СП О1

§ч

Изобретение относитс к информационно-измерительной технике, может ис пользоватьс в адаптивных телеметри- ческих системах и вл етс усовершенствованием известного устройства по авт.св. № 1100634,

Цель изобретени расширение функциональных возможностей устройства путем обеспечени принудительного опроса измер емого сигнала,

На чертеже представлена функциональна схема.устройства дл сокращени избыточности информации.

После сброса элемента 5 пам ти с вых да элемента 8 задержки на управл ющий вход ключа 7 поступает импульс,который открьгоает ключ 7, и информаци о тек

Устройство содержит блок 1 сравне- 15 щем значении параметра записьшаетс

ни , вьтолненный на элементе 2 сравнени и пороговом элементе 3, формирователь 4 модели сигнала, выполненный на элементе 5 пам ти, втором б, первом 7 ключах и элементе 8 задержкиг 20 блок 9 управлени , выполненньй на втором 10, перв.ом 1 триггерах, втором 12, первом 13 элементах И, втором 14, первом 15 элементах задержки, формирователе 16 импульсов, и ключ 25 17, Блок 9 управлени дополнительно содержит элемент ИЛИ ,18 и третий элемент И 19.

Устройство работает следующим образом , 30

Сигнал от датчика поступает на информационный первый вход устройства (на первый вход элемента 2 сравнени информационный вход ключа 7) ,На второй вход элемента 2 сравнени поступает зс сигнал с выхода элемента 5 пам ти, Сигнал с выхода .элемента 5 пам ти име ет уровень, соответствующий уровню последнего переданного суще ственного отс ета При несовпадении 40 уровней сигналов с выхода датчика и выхода элемента 5 пам ти элемент 2 сравнени вьщает сигнал несовпадени . При достижении сигналом с выхода элеа элемент 5 пам ти (конденсатор пам ти через открытый ключ 7 зар жаетс до текущего значени измер емого сиг нала) , Одновременно импульс с выхода элемента 8 задержки поступает на второй выход устройства (выдаетс ко ман,да окончани интервала дискретиза ции) и на вход элемента 14 задержки. Импульс с выхода элемента 14 задержк поступает на входы триггеров 10 и 11 Триггер 10 возвращаетс в исходное состо ние, а триггер П опрокидывает с , и на его выходе, соединенном с БХОД м элемента и 12, устанавливаетс , нулевой потенциал, тем самым запрещаетс прохождение сигнала от блока 1 через элемент И 12 до тех пор, пока значение нового существен ного отсчета не считано из устройств Одновременно на выходе триггера 11, соединенном с входом элемента И 13, устанавливаетс высокий потенциал, которьй разрешает прохождение такто - вых управл ющих импульсов через элемент И 13,. Первый тактовый импульс, поступивший на вход элемента И 13 после опрокидывани триггера 11, про ходит, через элемент И 13 и поступает на вход элемента 15 задержки, управ-

мента 2 сравнени величины5 превышаю- л ющий вход ключа 17 и третий выход

устройства (признак считьюани инфор мации существенного отсчета). Ключ 1 открываетс и сигнал с выхода элемен та 5.пам ти выдаетс на выход устрой ства. Тактовый импульс с выхода элемента И 13, пройд через элемент 15 задержки, устаршвливает триггер 1 в исходное состо ние.

щей порог срабатьшани порогового элемента 3 (порог срабатьшани устанавливаетс исход из требуемой по грещности аппроксимации измер емого сигнала), последний выдает сигнал, который, пройд через элемент И 2, поступает на вход формировател 16. Последний по переднему фронту сигнала высокого уровн , поступившего на его вход, формирует импульс, который через элемент ИЛИ 18 поступает на вход триггера 10, управл ющий вход ключа 6 и вход элемента 8 задержки. При поступлении импульса на вход триггера 10 на его выходе устанавливаетс нулевой потенциал, обеспечивающий запрещение , прохождени сигнала с выхода блока 1 через элемент И 12, При . туплении импульса на управл ющий вход ключа 6 последний открьшаетс и элемент 5 пам ти через ключ 6 сбрасьша- етс (например, конденсатор пам ти разр жаетс ).

После сброса элемента 5 пам ти с выхода элемента 8 задержки на управл ющий вход ключа 7 поступает импульс,который открьгоает ключ 7, и информаци о текущем значении параметра записьшаетс

а элемент 5 пам ти (конденсатор пам - ти через открытый ключ 7 зар жаетс до текущего значени измер емого сигнала ) , Одновременно импульс с выхода элемента 8 задержки поступает на второй выход устройства (выдаетс ко ман,да окончани интервала дискретизации ) и на вход элемента 14 задержки. Импульс с выхода элемента 14 задержки поступает на входы триггеров 10 и 11, Триггер 10 возвращаетс в исходное состо ние, а триггер П опрокидываетс , и на его выходе, соединенном с БХОД м элемента и 12, устанавливаетс , нулевой потенциал, тем самым запрещаетс прохождение сигнала от блока 1 через элемент И 12 до тех пор, пока значение нового существен ного отсчета не считано из устройства Одновременно на выходе триггера 11, соединенном с входом элемента И 13, устанавливаетс высокий потенциал, которьй разрешает прохождение такто - вых управл ющих импульсов через элеi мент И 13,. Первый тактовый импульс, поступивший на вход элемента И 13 после опрокидывани триггера 11, проходит , через элемент И 13 и поступает на вход элемента 15 задержки, управ-

л ющий вход ключа 17 и третий выход

устройства (признак считьюани информации существенного отсчета). Ключ 17 открываетс и сигнал с выхода элемента 5.пам ти выдаетс на выход устройства . Тактовый импульс с выхода эле мента И 13, пройд через элемент 15 задержки, устаршвливает триггер 1 в исходное состо ние.

После этого цикл работы устройства повтор етс .

При необходимости получени от устройства дополнительных выборок измер емого сигнала па третий вход элемента И 9 ПОДЛН1Т импульсы опроса.

Импульс опроса с выхода элемента И 19 проходит через элемент ИЛИ 18 и поступает на вход триггера 10, управл ющий вход ключа 6 и вход элемента 8 задержки. Под действием этого импульса триггер 10 опрокидьшаетс и на его выходе устанавливаетс нулевой потенциал, тем самым обеспечиваетс запрещение прохождени сигнала с ВЫХОда блока 1 через элемент И 12 и с третьего входа устройства через зле-, мент И 19, Импульс, поступивший на управл ющий вход ключа 6, открьшает его и элемент 5 пам ти через ключ 6 сбрасываетс . После сброса элемента 5 пам ти с выхода элемента 8 задерж ки на управл ющий вход ключа 7 поступает импульс, который открьшает ключ

Claims

Измен частоту импульсов опроса, подаваемых на третий вход устройства, можно регулировать частоту опросов измер емого параметра. Максимальна возможна частота полученных выборок соответствует частоте тактовых им пульсов, поступающих на второй вход устройства. Формула изобретени

1, Устройство дл -сокращени избыточности информации по авт.св. № 1100634, отличающеес тем, что, с целью расширени функциональных возможностей устройства путем обеспечени принудительного опроса измер емого сигнала, блок управлени

7, и информаци о текущем значении па-20 снабжен четвертым входом, который

раметра записываетс в элемент 5 пам ти . Одновременно импульс с выхода элемента 8 задержки поступает на второй выход устройства и на вход элемента 1.4 задержки, С выхода последнего импульс поступает на входы триггеров 10 и 11. Триггер 10 возвращаетс в исходное состо ние, а триггер 11 опрокидьшаетс и на его

вл етс третьим входом устройства
2. Устройство поп.1,отлич ю щ е е с тем, ч то блок управле содержит триггеры, элементы И, эле 25 мент РШИ, формирователь импульсов элементы задержки, выход первого э мента задержки соединен с первым в дом первого триггера, первый выхрд которого соединен с первым входом

35

вого триггера соединен л первьши входами второго и третьего элементов И, выход второго элемента задержки соединен с вторым входом первого триггера и первым входом второго триггера, выход которого соединен с вторыми входами второго и третьего элементов И, выход второго элемента И соединен через формирователь импульсов с первьи

выходе, соединенном с входами элемен-JQ первого -элемента И, второй выход пер- тов И 12 и 19, устанавливаетс нулевой потенциал тем самым запрещаетс прохождение сигнала от блока 1 через элемент И 12 и с третьего входа устройства через элементы 19 и 18 до о тех пор, пока зна чение отсчета из устройства не считано. Одновременно на выходе триггера 11, соединенном с входом элемента И 13, устанавливаетс высокий потенциал, которьй разрешает дд входом элемента ИЛИ, выход третьего прохождение тактовых импульсов через элемента И соединен с вторым входом элемент И 13. Первый тактовый импульс элемента ИЛИ, выход элемента ИЛИ поступивший на вход элемента И 13, соединен с вторым входом второго триг- после опрокидьшани триггера Г1 про- гера и вл етс первым выходом блока ходит через элемент И 13 и поступает j управлени , выход первого элемента И на вход элемента 15 задержки, управ- соединен с входом первого элемента за- л ющий вход ключа 17 и третий выход устройства. Ключ 7 открываетс и сигнал с выхода элемента 5 пам ти выдаетс на выход устройства. Тактовый импульс с выхода элемента И 13, пройд через элемент 15 задержки, устанавливает триггер 11 в исходное состо ние .

держки и вл етс вторым выходом бло ка управлени , вход второго элемента задержки, третий вход второго элемента И, второй вход первого элемента И и третий вход третьего элемента И вл ютс соответственно первым, вторым , третьим; и четвертым входами блока управлени .

вл етс третьим входом устройства.

2. Устройство поп.1,отлича- ю щ е е с тем, ч то блок управлени содержит триггеры, элементы И, эле- мент РШИ, формирователь импульсов и элементы задержки, выход первого элемента задержки соединен с первым входом первого триггера, первый выхрд которого соединен с первым входом

вого триггера соединен л первьши входами второго и третьего элементов И, выход второго элемента задержки соединен с вторым входом первого триггера и первым входом второго триггера, выход которого соединен с вторыми входами второго и третьего элементов И, выход второго элемента И соединен через формирователь импульсов с первьи

первого -элемента И, второй выход пер- входом элемента ИЛИ, выход третьего элемента И соединен с вторым входом элемента ИЛИ, выход элемента ИЛИ соединен с вторым входом второго триг- гера и вл етс первым выходом блока управлени , выход первого элемента И соединен с входом первого элемента за-

первого -элемента И, второй выход пер- входом элемента ИЛИ, выход третьего элемента И соединен с вторым входом элемента ИЛИ, выход элемента ИЛИ соединен с вторым входом второго триг- гера и вл етс первым выходом блока управлени , выход первого элемента И соединен с входом первого элемента за-

держки и вл етс вторым выходом бло ка управлени , вход второго элемента задержки, третий вход второго элемента И, второй вход первого элемента И и третий вход третьего элемента И вл ютс соответственно первым, вторым , третьим; и четвертым входами блока управлени .