SU1751801A1 - Устройство дл сокращени избыточности информации - Google Patents

Abstract

Устройство дл  сокращени  избыточности информации относитс  к информационно-измерительной технике, может использоватьс  в адаптивных телеметрических системах. Цель изобретени  - повышение информативности устройства (путем обеспечени  выдачи разностного сигнала между значени ми текущего и предшествующего существенных отсчетов измер емого параметра) Сущность изобретени  состоит в том, что дополнительно введены: формирователь знака разностного сигнала, элемент задержки, формирователь модели разностного сигнала между значени ми текущего и предшествующего существенных отсчетов измер емого параметра, ключ и элемент И. В результате по вл етс  возможность передачи не вСей величины измер емого параметра, а только абсолютной величины ее приращени  и знака приращени . Это, в свою очередь, обеспечит возможность либо увеличить скорость передачи информации за счет сокращени  объема передаваемых сигналов, либо увеличить точность измерени  величины параметра за счет увеличени  разр дности информационной посылки, 4 з.п.ф-лы, 6 фиг.

Description

Изобретение относитс  к информационно-измерительной технике, может использоватьс  в адаптивных телеметрических системах.

Известно устройство дл  сокращени  избыточности информации, содержащее блок сравнени , состо щий из элемента сравнени  и порогового элемента, формирователь модели сигнала, состо щий из элемента пам ти , двух ключей и элемент задержки, блок управлени , состо щий из двух триггеров, двух элементов И, двух элементов задержки, формировател  импульсов, и ключ, которые соответствующим образом соединены между

собой,

Устройство имеет узкие функциональные возможности, так как обеспечивает выдачу только полного значени  существенных отсчетов измер емого параметра.

Известно устройство дл  сокращени  избыточности информации, содержащее блок сравнени , состо щий из элемента сравнени  и порогового элемента, формирователь модели (полного) сигнала, выполненный на элементе пам ти, первом и втором ключах и элементе задержки, блок управлени , выполненный на первом и втором триггерах, первом, втором и третьем элементах И, первом и втором элементах задержки, формирователе импульсов, элементе ИЛИ, и ключ, которые соответствующим образом соединены между собой.

Устройство имеет узкие функциональные возможности, так как обеспечивают выдачу только полного значени  существенных отсчетов измер емого параметра.

Цель изобретени  - повышение информативности устройства путем обеспечени  выдачи разностного сигнала между значеел

00 О

1751801

ни ми текущего существенного отсчета и предшествующего существенного отсчета измер емого параметра.

Поставленна  цель достигаетс  тем, что в устройстве дополнительно введены формирователь знака разностного сигнала, первый и второй входы которого подключены соответственно к первому входу устройства и первому выходу формировател  модели полного сигнала, третий вход формировател  знака разностного сигнала объединен с входом элемента задержки и подключен к первому выходу формировател  модели разностного сигнала, первый и второй входы которого подключены соответственно к второму выходу блока сравнени  и второму выходу блока управлени , второй выход формировател  модели разностного сигнала соединен с сигнальным входом второго ключа, управл ющий вход которого объединен с первым входом элемента И и подключен к первому выходу блока управлени , второй вход элемента И подключен к выходу формировател  знака разностного сигнала, а выходы элемента задержки , второго ключа и элемента И соединены соответственно с вторым входом формировател  модели полного сигнала, четвертым и п тым выходами устройства,

Формирователь знака разностного сигнала содержит элемент сравнени , первый и второй входы которого подключены соответственно к первому и второму входам формировател  знака разностного сигнала, выход элемента сравнени  соединен с объединенными вторыми входами первого и второго элементов И, первые входы которых объединены и подключены к третьему входу формировател  знака разностного сигнала, выходы первого и второго элементов И соединены соответственно с первым и вторым входами триггера, выход которого соединен с выходом формировател  знака разностного сигнала.

На фиг. 1 приведена структурна  схема предлагаемого устройства дл  сокращени  избыточности информации; на фиг. 2 - функциональна , схема блока сравнени ; на фиг. 3 - функциональна  схема формировател  модели попного сигнала; на фиг. 4 - функциональна  схема блока управлени ; на фиг, 5 - функциональна  схема формировател  знака разностного сигнала; на фиг 6 - функциональна  схема формировател  модели разностного сигнала.

Устройство (фиг. 1) дл  сокращени  избыточности информации содержит блок 1 сравнени , первый вход которого объединен с первым входом формировател  2 модели полного сигнала и  вл етс  первым

входом устройства, второй вход блока 1 сравнени  объединен с сигнальным входом первого 3 ключа и подключен к первому выходу формировател  2 модели полного

сигнала, второй выход которого соединен с первым входом блока 4 управлени  и  вл етс  первым выходом устройства, второй вход блока управлени  подключен к перйб- му выходу блока 1 сравнени , третий и чет0 вертый входы блока 4 управлени   вл ютс  соответственно вторым и третьим входами устройства, первый выход блока 4 управлени  соединен с управл ющим входом первого 3 ключа и  вл етс  вторым выходом

5 устройства, выход ключа 3  вл етс  третьим выходом устройства, и формирователь 5 знака разностного сигнала, первый и второй входы которого подключены соответственно к первому входу устройства и первому

0 выходу формировател  2 модели полного сигнала, третий вход формировател  5 знака разностного сигнала объединен с входом элемента б задержки и подключен к первому выходу формировател  7 модели разно5 стного сигнала, первый и второй входы которого подключены соответственно к второму выходу блока 1 сравнени  и второму еыходу блока 4 управлени , второй выход формировател  7 модели разностного сиг0 нала соединен с сигнальным входом второго 8 ключа, управл ющий вход которого объединен с первым входом элемента И 9 и подключен к первому выходу блока 4 управлени , второй вход элемента И 9 подключен

5 к выходу формировател  5 знака разностного сигнала, а выходы элемента 6 задержки, второго 8 ключа и элемента И 9 соединены соответственно со вторым входом формировател  2 модели полного сигнала, четвер0 тым и п тым выходами устройства.

Блок 1 сравнени  {фиг. 2) содержит элемент 10 сравнени , первый и второй входы которого соединены соответственно с первым и вторым входами блока, выход элемен5 та 10 сравнени  соединен с вторым выходом блока и входом порогового элемента 11, выход которого соединен с первым выходом блока

Формирователь 2 модели полного сиг0 нала содержит элемент 12 пам ти, элемент 13 задержки, первый 14 и второй 15 ключи, выход первого 14 ключа соединен с входом элемента 12 пам ти, первый выход которого соединен с первым входом второго 15 клю5 ча, выход которого соединен с шиной нулевого потенциала, выход элемента 13 задержки соединен с первым входом первого 14 ключа, второй выход элемента 12 пам ти и выход элемента 13 задержки соединены соответственно с первым и вторым выходами формировател  модели полного сигнала, объединенные вход элемента 13 задержки и второй вход второго 15 ключа соединены с вторым входом формировател  модели полного сигнала, второй вход первого 14 ключа соединен с первым входом формировател  модели полного сигнала.

Блок 4 управлени  (фиг. 4) содержит триггеры 16 и 17, элементы И 18-20, элементы 21 и 22 задержки, формирователь 23 импульсов и элемент ИЛИ 24, выход первого 21 элемента задержки соединен с первым входом первого 16 триггера, первый выход которого соединен с первым входом первого 18 элемента И, второй выход первого 16 триггера соединен с первыми входами второго 19 и третьего 20 элементов И, выход второго 22 элемента задержки соединен с вторым входом первого 16 триггера и первым входом второго 17 триггера, выход которого соединен с вторыми входами второго 19 и третьего 20 элементов И, выход второго 19 элемента И соединен через формирователь 23 импульсов с первым входом элемента ИЛИ 24, выход третьего 20 элемента И соединен с вторым входом элемента ИЛИ 24, выход которого соединен с вторым входом второго 17 триггера и вторым выходом блока управлени , выход первого 18 элемента И соединен с первым выходом блока управлени  и входом первого 21 элемента задержки, вход второго 22 элемента задержки, третий вход второго 19 элемента И, второй вход первого 18 элемента И и третий вход третьего 20 элемента И соединены соответственно с первым, вторым , четвертым и третьим входами блока управлени ,

Формирователь 7 знака разностного сигнала (фиг, 5) содержит элемент 25 сравнени , первый и второй входы которого подключены соответственно к первому и второму входам формировател  знака разностного сигнала, выход элемента сравнени  с объединенными первыми входами первого 26 и второго 27 элементов И, вторые входы которых объединены и подключены к третьему входу формировател  знака разностного сигнала, выходы первого 26 и второго 27 элементов И соединены соответственно с первым и вторым входами триггера 28, выход которого соединен с выходом формировател  знака разностного сигнала.

Формирователь 7 модели разностного сигнала (фиг. 6) содержит элемент 29 пам ти , элемент 30 задержки, первый 31 и второй 32 ключи, выход первого 31 ключа соединен с входом элемента 29 пам ти, первый выход которого соединен с первым входом входом второго 32 ключа, выход

которого соединен с шиной нулевого потенциала , выход элемента 30 задержки соединен с первым входом первого 31 ключа второй выход элемента 29 пам ти и выход элемента 30 задержки соединены соответственно с первым и вторым выходами формировател  модели разностного сигнала объединенные вход элемента 30 задержки и второй вход второго 32 ключа соединены с

0 вторым входом формировател  модели разностного сигнала, второй вход первого 31 ключа соединен с первым входом формировател  модели разностного сигнала

Устройство дл  сокращени  избыточно5 сти информации работает следующим образом .

Сигнал (а) от датчика поступает на информационный первый вход устройства (на первый вход элемента 10 сравнени , инфор0 мационный вход ключа 14 и первый вход элемента 25 сравнени ). На второй вход элемента 10 сравнени  и второй вход элемента 26 сравнени  поступает сигнал с выхода элемента 12 пам ти. Сигнал с выхода эле5 мента 12 пам ти имеет уровень, соответствующий уровню последнего переданного существенного отсчета измер емого параметра При несовпадении уровней сигналов с выхода датчиков и выхода элемента 12

0 пам ти элемент 10 сравнени  выдает сигнал несовпадени  При достижении сигналом с выхода элемента 10 сравнени  величины, превышающей порог срабатывани  порогового 11 элемента(порог срабатывани  уста5 навливаетс  исход  из требуемой погрешности апроксимации измер емого сигнала), последний выдает сигнал (в), который , пройд  через элемент И 19, поступает на вход формировател  23 импульсов По0 следний по переднему фронту сигнала высокого уровн  поступившего на его вход, формирует импульс, который через элемент ИЛИ 24 поступает на вход триггера 17, управл ющий вход (г) ключа 32 и вход элемен5 та 30 задержки При поступлении импульса на вход триггера 17 на его выходе устанавливаетс  нулевой потенциал, обеспечивающий запрещение прохождени  сигнала с выхода блока 1 через элемент И 19. При

0 поступлении импульса на управл ющий вход ключа 32 последний открываетс  и эле- / мент 29 пам ти через ключ 32 сбрасываетс  (например, конденсатор пам ти разр жаетс ).

5 После сброса элемента 29 пам ти с выхода элемента 30 задержки на управл ющий вход ключа 31 поступает импульс, который открывает ключ 31, и информаци  о текущем значении разности значений измер емого параметра и последнего переданного существенного отсчета измер емого параметра записываетс  в элемент 29 пам ти (конденсатор пам ти через открытый ключ 31 зар жаетс  до текущего значени  сигнала действующего на сигнальном входе ключа 31). Одновременно импульс с выхода (д) элемента 30 задержки поступает на вход элемента 6 задержки и первые входы элементов И 26 и 27. На вторые входы элементов И 26 и 27 поступает сигнал с выхода элемента 25 сравнени . Сигнал с выхода элемента 25 имеет высокий уровень, если уровень сигнала на первом (а) входе элемента 25 больше уровн  сигнала на втором (б) входе элемента 25, В противном случае сигнал с выхода элемента 25 сравнени  имеет низкий (нулевой) уровень, При высоком уровне сигнала на первых входах элементов И 26 и 27 импульс (д), поступивший на вторые входы элементов И 26 и 27, проходит через элемент И 26. При нулевом уровне сигнала на первых входах элементов И 26 и 27 импульс (д), поступивший на вторые входы элементов И 26 и 27, проходит через злеменг И 27. Импульс с выхода элемента И 26 устанавливает триггер 28 в единичное состо ние (на выходе (е) триггера 28 устанавливаетс  высошй потенциал, свидетельствующий , что уровень сигнала (а) больше сигнала (б) - знак + (плюс) разностного сигнала (ж) с выхода элемента пам ти 29). Импульс с выхода элемента И 27 устанавливает триггер 28 в нулевое состо ние (на выходе (е) триггера 28 устанавливаетс  нулевой потенциал свидетельствующий, что уровень сигнала (а) не больше сигнала (б) - знак - (минус) разностного сигнала (ж) с выхода элемента пам ти 29).

При поступлении импульса с выхода элемента 6 задержки на управл ющий вход ключа 15 последний открываетс  и элемент 12 пам ти через ключ 15 сбрасываетс  (например , конденсатор пам ти разр жаетс ). После сброса элемента 12 пам ти с выхода элемента 13 заджержки на управл ющий вход ключа 14 поступает импульс, который открывает ключ 14, и информаци  отекущем значении параметра записываетс  в элемент 12 пам ти (конденсатор пам ти через открытый ключ 14 зар жаетс  до текущего значени  измер емого сигнала). Одновременно импульс с выхода (а) элемента 13 задержки поступает на первый выход устройства (выдаетс  команда окончани  интервала дискретизации) и на вхбд элемента 22 задержки. Импульс с выхода элемента 22 задержки поступает на входы триггеров 16 и 17. Триггер 17 возвращаетс  в исходное состо ние, а триггер 16 опрокидываетс , и на его выходе, соединенном с входом элемента И 19, устанавливаетс  нулевой потенциал , тем самым запрещаетс  прохождение сигнала от блока 1 через элемент И 19 до тех пор, пока значение нового существенного

отсчета (полый сигнал или (и) разностный сигнал) не считано из устройства), Одновременно на выходе триггера 16, соединенном с входом элемента И 18, устанавливаетс  высокий потенциал, который разрешает

0 прохождение тактовых управл ющих импульсов через элемент И 18. Первый тактовый импульс, поступивший на вход (и) элемента И 18 после опрокидывани  триггера 16, проходит через элемент И 18 и посту5 пает на вход элемента 21 задержки, управл ющие входы ключей 3 и 8, первый вход элемента И 9 и второй выход (к) устройства (признак считывани  информации существенного отсчета). Ключи 3 и 8

0 открываютс  и сигналы с выхода элементов 12 и 29 пам ти соответственно выдаютс  на третий (л) и четвертый (м) выходы устройства , одновременно с выхода элемента И 9 и п тый (н) выход устройства выдаетс  знак

5 разностного сигнала(м)

Тактовый импульс с выхода элемента И 18, пройд  через элемент 21 задержки, устанавливает триггер 16 в исходное состо ние. После этого цикл работы устройства по0 втор етс .

При необходимости получени  от устройства дополнительных выборок измер емого сигнала на третий вход (о) элемента И 20 подают импульс опроса. После прохож5 дени  импульса опроса с выхода элемента И 20 через элемент ИЛИ 24 работа устройства аналогична, как после прохождени  импульса с выхода формировател  23 через элемент ИЛИ 24.

0 Измен   частоту импульсов опроса, подаваемых на третий вход (о) устройства, можно регулировать частоту опроса измер емого параметра. Максимальна  возможна  частота полученных выборок соответствует частоте

5 тактовых импульсов, поступающих на четвертый вход (и)устройства

Как видно из приведенного выше описани  устройства дл  сокращени  избыточности информации, его существенные отличи 

0 обеспечивают достижение цели изобретени  - повышение информативности устройства , путем обеспечени  выдачи разностного сигнала между значени ми существенных отсчетов, текущего и предшест5 вующего, измер емого параметра.

Claims (1)

1. Экономический эффект может быть получен от использовани  предлагаемого технического решени  в св зи с увеличением скорости передачи информации или повышением точности измерени  параметров телеметрируемых объектов, что позволит сократить врем , повысить качество проведени  исследований и испытаний объектов, сократить их количество при требуемой достоверности полученных результатов. Формула изобретени  1. Устройство дл  сокращени  избыточности информации, содержащее блок сравнени , первый вход которого объединен с первым входом формировател  модели полного сигнала и  вл етс  первым входом устройства , второй вход блока сравнени  объединен с сигнальным входом первого ключа и подключен к первому выходу формировател  модели полного сигнала, второй выход которого соединен с первым входом блока управлени  и  вл етс  первым выходом устройства, второй вход блока управлени  подключен к первому выходу блока сравнени , первый выход блока управлени  соединен с управл ющим входом первого ключа и  вл етс  вторым выходом устройства, выход первого ключа  вл етс  третьим выходом устройства, третий вход блока управлени   вл етс  вторым входом устройства, четвертый вход блока управлени   вл етс  третьим входом устройства, отличающеес  тем, что, с целью повышени  информативности устройства, в него введены формирователь знака раз- -ностното сигнала, элемент И, элемент задержки л второй ключ, формирователь модели разностного сигнала, первый вход формировател  знака разностного сигнала объединен с первым входом блока сравнени , второй вход соединен с первым выходом формировател  модели полного сигнала , третий вход объединен с входом элемента задержки и подключен к первому выходу формировател  модели разностного сйгнала , первый и второй входы которого подклю- чены соответственно к второму выходу блока сравнени  и второму выходу блока управлени , второй выход формировател  модели разностного сигнала соединен с сигнальным входом второго ключа, управл ющий вход которого объединен с первым входом элемента И и подключен к первому выходу блока управлени , второй вход элемента И соединен с выходом формировател  знака разностного сигнала, выход элемента задержки соединен с вторым входом формировател  модели полного сигнала , выходы элемента И и второго ключа  вл ютс  соответственно четвертым и п тым выходами устройства.

   2 Устройство поп 1,отличающее- с   тем, что формирователь знака разностного сигнала содержит элемент сравнени , первый и второй элементы И и триггер, первый и второй входы элемента сравнени   вл ютс  соответственно первым и вторым входами формировател  знака разностного сигнала, третий вход которого подключен к объединенным первым входам первого и

   второго элементов И, вторые входы которых соединены с выходом элемента сравнени , выходы первого и второго элементов И подключены соответственно к первому и второму входам триггера, выход которого

    вл етс  выходом формировател  знака разностного сигнала.

   V/

   е

   Фиг. 5

   Редактор А.Долинич

   Составитель Е.Капинос Техред М.МоргенУал

   Фиг.б

   Корректор Т.Палий