SU1374414A1

SU1374414A1 - Генератор импульсов с управл емой частотой

Info

Publication number: SU1374414A1
Application number: SU864096965A
Authority: SU
Inventors: Людмила Степановна Осинцева
Original assignee: Предприятие П/Я В-2969
Priority date: 1986-05-20
Filing date: 1986-05-20
Publication date: 1988-02-15

Abstract

Изобретение может быть использовано в качестве задающего генератора в различных устройствах автоматики и измерительной техники. Генератор содержит регистры 11, 12 и 20, элементы И 3 и 4, элемент ИЛИ 7, делители 8, 22 и 29 частоты, линию за держки 9, триггеры 1, 2 и 26, Введение линии задержки 19, делител 22 частоты, триггера 30, элементов И 23 и 24 элементов ИЛИ 18 и 25, блоков 15 и 16 элементов И, блока 17 .элементов ИЛИ, регистров 20 и 27 расшир ет функциональные возможности устройства за счет формировани заданного количества серий импульсов и паузы между ними заданной длительности . 1 кл.

Description

Pvf

8

23 7(

с

(Л

27

fr

iiiU

517

га

со

4: nU

11

. Изобретение относитс к импульсной технике и может быть использовано в качестве задающего генератора в различных устройствах автоматики и измерительной техники.

Цель изобретени - расширение функциональных возможностей устройства путем формировани заданного количества серий импульсов и паузы между ними заданной длительности.

На чертеже приведена функциональна схема генератора импульсов с управл емой частотой.

Устройство содержит управл ющие триггеры 1 и 2, пр мые выходы которых соединены соответственно с первыми входами элементов И 3 и 4, вторые входы которых соединены между собой и подключены к шине 5 эталонной час- тоты. Вход установки первого управл ющего триггера 1 соединен с шиной пуска. Выход элемента И 3 соединен со счетными входами триггеров 1 и 2 и с первым входом элемелта ИЛИ 7, второй вход которого соединен с выходом делител 8 частоты (который, например , может содержать элемент И и счетчик), вычитающий вход и вход установки которого вл ютс соответ- ственно вычитающим входом и входом установки делител частоты, а пр мой выход Q первого разр да и инверсные выходы Q ,...,Q всех последующи разр дов соединены соответственн о с входами, кроме первого, элемента И, первьм вход которого соединен с вычитающим входом счетчика, а выход вл етс выходом делител частоты). Выход элемента И 4 соединен с вычи- таюшз м входом делител 8 частоты. Выход элемента ИЛИ 7 соединен с входом линии 9 задержки и выходной шиной 10 генератора. Выход линии 9 задержки соединен с входами считывани регистров 11 и 12, входы записи информации которых соединены соответственно с шинами кода пауз 13 и длительности временного интервала 14, а выходы соответственно с первыми входами блоков 15 и 16 элементов И, выходы которых соединены соответственно с первым и вторым входами блока 17 элементов ИЛИ, выход которого соединен с входом установки делител 8 частоты. Выход элемента И 3 со- единен с первым входом элемента ИЛИ 18, второй вход которого соединен с выходом линии 19 задержки, а вы

0 5 0

5

0

5

142

ход - с входом считывани регистра 20, вход записи информации которого соединен с шиной 21 кода длины пачки, а выход - с входом установки делител 22 частоты, вычитающий вход которого соединен с выходом элемента И 23. Вькод делител 8 частоты также соединен с вторыми входами элементов И 23 и 24. Выход элемента И 24 соединен с первым входом элемента ИЛИ 25, выход которого соединен со счетным входом триггера 26, пр мой вход которого соединен с первым входом элемента И 24 и вторым входом блока 15 элементов И, а инверсный - с первым входом элемента И 23 и вторым входом блока 16 элементов И. Выход элемента И 3 соединен с входом считывани регистра 27, вход записи информации которого соединен с шиной 28 кода количества временных интервалов, а выход - с входом установки делител 29 частоты, вычитающий вход которого соединен с входом линии 19 задержки , вторым входом элемента ИЛИ 25 и выходом делител 22 частоты. Выход делител 29 частоты соединен со счетным входом триггера 30, вход сброса которого соединен с третьим входом элемента И 3 и инверсным выходом триггера 2, вход сброса которого , соединен с выходом триггера 30.

Генератор работает следующим образом .

Перед началом работы триггеры 1, 2, 26 и 30, счетчики делителей 8, 22, и 29 частоты, регистры 11, 12, 20 и 27 устнавливаютс в О. На пр мых выходах управл ющих триггеров 1 и 2 устанавливаютс низкие потенциалы, преп тствующие прохождению на выходы элементов И 3 и 4 импульсов эталонной частоты, поступающей на шину 5.

Затем на шины 14, 21, 13 и 28 поступают коды чисел NI, Nj, N и N, которые записываютс в регистры 12, 20, 11 и 27 и определ ют период импульсов в серии, количество импульсов в серии, длительность паузы между сери ми импульсов и количество серий импульсов соответственно. Команда Пуск, поступающа на шину 6, переводит управл ющий триггер 1 в состо ние 1, высокий потенциал с его пр мого выхода открывает по второму входу элемент И 3. Затем ближайший по времени к команде Пуск импульс эталонной частоты, поступаюий на шину 5, проходит на выход элемента И 3 и, поступа на счетные ходы управл ющих триггеров 1 и 2, переводит триггер 1 в состо ние О, а триггер 2 - в состо ние 1, а таке поступает на вход считывани ре- гистра 27, через элемент ИЛИ 18 на вход считывани регистра 20, переписыва их содержимое в счетчики дели- Q телей 29 и 22 частоты соответственно. алее проходит через элемент ИЛИ 7 на выход генератора 10 и через линию 9 задержки на вход считывани регистров 12 и 11, переписыва со- 5 ержимое регистра 12 через открытый по второму входу высоким потенциалом с инверсного выхода тригггера 26 блок 16 элементов И и в блок 1 7 элементов ИЛИ в счетчик делител 8 час- 20 тоты. Низкий потенциал с инверсного выхода управл кнцего триггера 2 закрывает по третьему входу элемент И 3, исключа возможность прохождени импульса эталонной частоты при 25 повторном случайном по влении команды Пуск, Импульсы эталонной частоты , проход через элемент И 4, открытый высоким потенциалом с пр мого выхода управл ющего триггера 2, по- п ступают на вычитающий вход счетчика делител 8 частоты, вычита из его содержимого по единице. Когда содержимое счетчика делител 8 частоты становитс равным 1, т.е. на его вычитающий вход поступает импульсов эталонной частоты, на выходах всех его разр дов устанавливаютс высокие потенциалы, элемент И открываетс , N, -и импульс эталонной ... частоты проходит через элемент И делител 8 частоты и элемент ИЛИ 7 на выходную щину 10 генератора, а также через линию 9 задержки - на вход счи- тьшани регистра 12, переписьша новь его содержимое в делитель 8 частоты. N -и импульс эталонной час тоты поступает также через открытый по первому входу высоким потенциалом с инверсного выхода триггера 26 элемент И 23 на вычитающий вход делите л 22 частоты, который начинает подсчитывать количество импульсов в серии . Когда содержимое счетчика делител частоты 22 становитс равным Г , т.е. на его вычитающий вход поступа- 55 ет N,-1 импульсов, элемент И открываетс . Nj-й импульс проходит через элемент И делител 22 частоты л эле45

.- 50

. 5 20 25 ... , 55 45

50

мент ИЛИ 25 на счетньй вход триггера 26, перевод его по заднему фронту в состо ние 1, а также поступает через элемент 9 задержки на вход считывани регистров 12 и 11, переписыва содержимое регистра 11 через открытый по второму входу высокими потенциалом с пр мого выхода триггера 26 блок 15 элементов И и блок 17 элементов ИЛИ в счетчик делител 8 частоты. импульс с выхода делител 22 частоты также поступает на вычитающий вход делител 29 частоты, который начинает подсчитывать количество серий импульсов, и через линию задержки 19 и элемент ИЛИ 18 на вход считывани регистра 20, переписьша вновь его содержимое в счетчик делител 22 частоты. Когда содержимое счетчика делител частоты 8 становитс равным 1, т.е. на его вычитающий вход поступает импульсов эталонной частоты, элемент И открываетс . импульс эталонной частоты с выхода элемента И делител 8 частоты проходит через открытый по первому входу высоким потенциалом с пр мого выхода триггера 26 элемент И 24 и элемент ИЛИ 25 на счетный вход триггера 26, перевод его по заднему фронту в состо ние О, а также поступает через элемент ИЛИ 7 на выход генератора и через линию 9 задержки на вход считывани регистров 12 и 11, переписыва содержимое регистра 12 вновь в счетчик делител 8 частоты. Генератор вновь формирует импульсную последовательность, период которой определ етс кодом N, а количество импульсов - кодом N5. Когда содержимое счетчика делител 29 частоты становитс равным 1, т.е. на его вход поступает импульсов, элемент И открываетс . импульс эталонной частоты проходит через элемент И делител 29 частоты на счетный вход триггера 30, перевод его по заднему; фронту в состо ние 1. Высокий потенциал с выхода триггера 30 поступа ет на вход сброса управл ющего триггера 2 и переводит его в состо ние О. Низкий потенциал с пр мого выхода управл ющего триггера 2 закрывает элемент И 4, преп тству дальнейшему прохождению импульсов эталонной частоты. Чтобы избежать одновременного поступлени или Nj-ro импульса на вход делител 8 и информа 3 , - врем задержки линии 9 зации из регистров 11 или 12 на вход установки делител 8, врем задержки линии 9 задержки выбираетс из услови .

, где

держки;

Cj - длительность импульсов этлонной частоты; Т., - период следовани импульсов эталонной частоты. Врем задержки линии 19 задержки выбираетс из услови

..

Claims

Формула изобретени Генератор импульсов с управл емой частотой, содержащий первый и второй регистры, первый и второй элемен- ты И, первый элемент ИЛИ, первьй и второй делители частоты, первую линию задержки, первьй, второй и третий триггеры, вход установки последнего соединен с шиной пуска, а вы- ход - с первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И и шиной импульсов эталонной частоты, третий вход - с инверсным выходом второго триггера и входом сброса первого триггера, а выход первого элемента И соединен со счетными входами второго и третьего триггеров, с первым входом первого элемент а ИЛИ и входом считывани первого регистра вход записи информации которого соединен с шиной кода количества временных интервалов, а выход соединен

с входом установки первого делител

частоты, выход первого делител частоты соединен со счетным входом первого триггера, выход которого соединен с входом сброса второго триггера, пр мой выход которого соединен с вто- рым входом второго элемента И, выход которого соедирсен с вычитающим входом второго делител частоты, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого вл етс выходом генератора импульсов с управл емой частотой и через .первую линию задержки соединен с вхо0

5

0 5 Q

5

0

дом считывани второго регистра, вход записи информации которого соединен с шиной кода длительности временного интервала, отличающийс тем, что, с целью расширени функциональных возможностей путем формировани заданного количества пачек им- iпульсов с заданньми параметрами и пауз между пачками, в него введены втора лини задержки, третий делитель частоты, четвертый триггер, третий и четвертый элементы И, второй и третий элементы ИЛИ, первый и второй блоки элементов И, блок элементов ИЛИ, третий и четвертый регистры, вход считывани последнего соединен с выходом первой линии задержки, вход записи информации соединен с шиной кода пауз, а выход - с первым входом первого блока элементов И,. второй вход которого соединен с пр мым выходом четвертого триггера и первым входом третьего элемента И, выход - с первым входом блока элементов ИЛИ, выход которого соединен с входом установки второго делител частоты, а первый вход - с выходом второго блока элементов И, первый вход которого соединен с выходом второго регистра, второй вход - с первым входом четвертого элемента И и инверсным выходом четвертого триггера, счетный вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом третьего элемента И, второй вход соединен с вькодом третьего делител частоты, вычитающим входом первого делител частоты и через вторую линию задержки - с первым входом третьего элемента ШШ, второй вход которого соединен с выходом первого элемента И, а выход - с входом считывани третьего регистра, вход записи информации которого соединен с шиной кода длины пачки, а выход соединен с входом установки третьего делител частоты , вычитающий вход которого соединен с выходом четвертого элемента И, второй вход которого соединен с вто-, рыми входами третьего элемента И и первого элемента ИЛИ.