SU1411735A1

SU1411735A1 - Сумматор кодов Фибоначчи

Info

Publication number: SU1411735A1
Application number: SU874204271A
Authority: SU
Inventors: Алексей Петрович Стахов; Владимир Андреевич Лужецкий; Александр Иванович Черняк; Ирина Сергеевна Соболева
Original assignee: Специальное Конструкторско-Технологическое Бюро "Модуль" Винницкого Политехнического Института; Винницкий политехнический институт
Priority date: 1987-01-12
Filing date: 1987-01-12
Publication date: 1988-07-23

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано дл суммировани кодов Фибоначчи с представлением результата суммировани в минимальной форме . Цель изобретени - повышение быстродействи . Сумматор кодов Фибоначчи содержит в каждом разр де шесть элементов И.18 - 23, четыре злемента ИЛИ 24 - 27, п ть элементов НЕ 28 - 32, шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 33 - 38. Сумматор кодов Фибоначчи может осуществл ть кон роль суммы, основанный на том, что по вление результата суммировани в неминимальной форме свидетельствует о наличии отказа либо в неисправности в схеме. I ил.:

Description

Hf

е 1- JJ- 3Пг

-йгОтОт®

гг

2

У

Од

сд

W

гОтОт®

+

У

Изобретение относитс к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ, осуществл ющих параллельное суммирование чисел, представленных в кодах с иррациональными основани ми, с получением суммы в минимальной форме

Цель изобретени - повышение быстродействи .

На чертеже представлена функцио- .нальна схема одного разр да сумматора кодов Фибоначчи.

Сумматор кодов Фибоначчи содержит в каждом разр де входы 1 и 2 i-ro разр да первого и второго операндов сумматора, где i 1,п, п - разр дность операндов, входы 3 и 4 (i - I)- го разр да первого и второго операн- дов сумматора, вход 5 переноса из (i + 2)-го разр да сумматора, вход 6 запрета распространени переноса из (1 3)-го разр да сумматора, вход 7 запрета распространени переноса из (1 + 1)го разр да сумматора, вход 8 запрета распространени переноса из (i 2)го разр да сумматора, вход 9 запрета распространени переноса из (i - 3)-го разр да, вход 10 запрета свертки из (i + 2)-го разр да сумма- тора, вход 11 запрета свертки из . (i - 2)-го разр да сумматора, вход 12 управлени из (i - 1)-го разр да .сумматора, вход 13 управлени из (i - 2)-го разр да, вход 14 запрета свертки из (i - Г)-го разр да сумматора , вход 15 переноса из (i - 1)-го разр да сумматора, вход 16 свертки из (i -I- )-го разр да сумматора, вход 17 свертки из (i + 2)-го разр да сумматора , шесть Элементов И 18 - 23, четыре злемента ИЛИ 24 - 27, п ть элементов НЕ 28 - 32, шесть элементов ИСКЛЮЧАЮ1ЦЕЕ ИЛИ 33 - 38, выход

39 суммы данного разр да сумматора, J

выход 40 запрета распространени переноса данного разр да сумматора, выход 41 переноса данного разр да сумматора, выход 42 управлени данного разр дка сумматора, выходы 43 и 44 соответственно свертки и запрета свертки данного разр да сумматора.

Сумматор кодов Фибоначчи работает следующим образом.

Коды слагаемых поступают на вхо- Ф ды 1 - 4 сумматора,

Дл по снени функционировани сумматора введены следующие обозначени :

0

5 0 5 : о

... 5

5

0

а. - значение 1-го разр да слагаемого А;

bj .значение i-ro разр да слагаемого В;

6| - значение i-ro разр да суммы Z ;

PJ - сигнал переноса из 1-го разр да суммы;

Р; - сигнал .запрета распространени переноса из i-ro разр да суммы;

Sj - сигнал свертки из i-ro разр да суммы;

S. - сигнал запрета свертки из i-ro разр да суммы.

Следовательно, если а, Ь,- 1, то при сложении возникают переносы из i-ro разр да в (i + 1)-й (старший) и (i - 2)-и (младший) разр ды .сумматора .

Кроме того, дл трех подр д идущих разр дов условием свертки в i-й (старший) разр д, вл етс ноль в старшем (i-м) разр де и единицы в двух младших ((1 - 1)-м и (i - 2)-м) разр дах суммы.

Сигнал переноса из i-ro разр да сумматора формируетс в соответствии с логич.еским выражением

Рр а.Ь.Р,чз+ (а i + b.)P;,ja;., X

.

полученным на основе анализа условий, при наличии которых возникае.т перенос в i-M разр де суммы.

Сигнал запрета распространени переноса из i-ro разр да Р , вл етс простой инверсией сигнала Р|.

Сигнал .свертки из i-ro разр да сумматора формируетс в соответствии со следующим логическим; выражением:

S- (a,b,- 4- 8,42+ ф (( а-,., +Ь.,)« хР,-., + Р,.,1+ Р,--2+ Sj-O (ai,j+ b-.j) хР,,+ p. + Р,-.з + 8,,),

также получ енным на основе анализа условий, при наличии которых осуществл етс свертка. Сигнал запрета свертки из i-ro разр да §.| вл етс инверсным по отношению к сигналу . В образовании сигнала суммы i-ro разр да могут участвовать следуюпше сигналы: a, Ь, сигнал переноса из (i + 2)-го разр да суммы Р-,.).., сигнал переноса из (i - 1)-го разр да суммы Pf , сигналы свертки из i, (i + ), (i + 2)-го разр дов суммы S,-, соответственно.

.3lAIi

Следовательно, значение i-го разр да суммы определ етс значени ми перечисленных сигналов (точнее наличием каких-либо из них либо отсут- , ствием).

S-,,® S;,, .

Сумматор кодов Фибоначчи позвол ет получать сумму кодов Фибоначчи в минимальной форме за один такт.

Claims

Формула изобретени

Сумматор код ов Фибоначчи, содержащий в каждом разр де первый, второй, третий, четвертый элементы И, первый, второй, третий, четвертый элементы ИЛИ, первый, второй, третий элементы НЕ, причем входы i-ro разр да перво- го и второго операндов, где i ,п, п - разр дность операндов, сумматора соединены соответственно с первым и вторым входами первого элемента И данного разр да сумматора, вход переноса из (i + 2)-го разр да сумматора соединен с первым входом второго элемента И i-ro разр да сумматора, вход запрета распространени переноса из (i + 1)-го разр да сумматора соединен с первым входом третьего элемента И i-ro разр да сумматора, отличающийс тем, что, с целью повышени быстродействи , в каждый разр д сумматора кодов Фибоначчи вве- дейы п тый, шестой элементы И, четвертый , п тый элементы НЕ, первьй, второй, третий, четвертый, п тый, шестой элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, при- чем третий вход первого элемента И соединен с входом запрета распространени переноса из (i + 3)-го разр да сумматора, второй вход второго элемента И соединен с выходом первого элемента НЕ, вход которого соединен с входом (i - 1)-го разр да , первого операнда сумматора, вход (i - 1)-го разр да второго операнда сумматора соединен с входом второго элемента НЕ, вькод которого соединен с третьим входом второго элемента И, 4eTBeptbrii вход которого соединен с выходом первого элемента ИЛИ и первым входом четвертого элемента И, второй вход которого соединен с первым входом п того элемента И, выхо

,

0

5

0

5

0

5

0

5

0

5

735

дом запрета распространени переноса данноЬо разр да сумматора и выходом третьего элемента НЕ, вход которого соединен с выходом переноса данного разр да сумматора и выходом второго элемента ИЛИ, первый и второй входы которого соединены соответственно с выходом первого элемента И,и выходом второго элемента И, вход разр да первого операнда сумматора соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входом первог о элемента ИЛИ, второй вход которого соединен с входом i-ro разр да второго операнда сумматора и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с входом свертки из (i + 2)-го разр да сумматора, вход переноса из (1 + 2)-го разр да сумматора соединен с вторым входом первого элемента ИСКЛЮЧАЮП1ЕЕ ИЛИ, выход которого соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с выходом суммы данного разр да сумматора вход переноса из (1 - 1)-го разр да

--Сумматора и вход свертки из (i - O-TO разр да сумматора соедине ны соответственно с первым и вторым входат п того элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с пеовым входом шестого элемента ИСКЛЮЧАЮ ЦЕЕ 1ЛИ,, второй вход и выход которого соедине-. ны соответственно с выходом второго

элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-и.вторым

вхо дом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход запрета свертки ) тора из (i + 2)-го разр да сумматораГ соединен с первым входом шестого элемента И, второй вход которого сое динен с выходом четвертого элемента И и входом четвертого элемента НЕ,, выход которого соединен с выходом управлени данного разр да сумматора вход управлени из (i -1)-го разр да сумматора, вход здпрета распространени переноса из (i - 2)-го разр да . сумматора, вход запрета свертки из (i - 1)-го разр да сумматора соединены , соответственно с вторьм, третьим , четвертьш входами третьего эле-- мента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом п того элемента И. второй,

5иП7356

третий, четвертый входы котороговетственно с первым и вторым входа- соединены соответственно с входом уп-ми четвертого элемента ИЛИ, выход правлени из (i - 2)-го разр да сумма-которого соединен с выходом запрета тора, с входом запрета распростране-свертки данного разр да сумматора и ни переноса из (1 - 3)-го разр давходом п того элемента НЕ, выход ко- сумматора и входом запрета сверткиторого соединен с вторым входом тре- из (1 - 2)-го разр да сумматора, вы-тьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выход шестого элемента И н выход тре-ходом свертки данного разр да сумма- тьего элемента ИЛИ соединены соот- ютора.