SU1410054A1 - Device for determining feasibility matrix of graph - Google Patents
Device for determining feasibility matrix of graph Download PDFInfo
- Publication number
- SU1410054A1 SU1410054A1 SU864155319A SU4155319A SU1410054A1 SU 1410054 A1 SU1410054 A1 SU 1410054A1 SU 864155319 A SU864155319 A SU 864155319A SU 4155319 A SU4155319 A SU 4155319A SU 1410054 A1 SU1410054 A1 SU 1410054A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- matrix
- group
- elements
- Prior art date
Links
Landscapes
- Image Generation (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может быть. использовано дл исследовани графов а также дл автоматизированного решени задач обработки информации,.допускающих теоретико графовое представление . Цель изобретени - повышение быстродействи за счет сокращени времени задани исходной информации о топологии графа. Устройство содержит матрицу моделей дуг 1, группу элементов И 6, генератор тактовых импульсов 7, элемент И 8, элемент НЕ 9, дешифратор 10, счетчик 11, группу элементов И 4 и группу элементов задержки 5, причем кажда из моделей дуг 1 состоит из.элемента И 2, триггера 3 и элемента И 15. 1 з,П, ф-лы, 1 ил. (Л оThe invention relates to the field of computing and can be. used for the study of graphs as well as for the automated solution of information processing problems that allow a theoretical graph representation. The purpose of the invention is to increase the speed by reducing the time for setting the initial information about the topology of the graph. The device contains a matrix of models of arcs 1, a group of elements AND 6, a generator of clock pulses 7, an element of AND 8, an element of HE 9, a decoder 10, a counter 11, a group of elements of AND 4 and a group of delay elements 5, each of the models of arcs 1 consisting of. element I 2, trigger 3 and element I 15. 1 h, n, f-ly, 1 ill. (L about
Description
Изобретение относитс к вычислительной технике и может быть использовано дл исследовани графов, а также дл автоматизированного решени задач обработки информации, до- пускающих теоретико-графовое представление .The invention relates to computing and can be used to study graphs, as well as to automatically solve information processing problems that allow a graph-theoretic representation.
Цель изобретени - повышение, быстродействи устройства за счет сокра- щени времени задани исходной информации о топологии графа.The purpose of the invention is to increase the speed of the device by reducing the time for setting the initial information about the topology of the graph.
На чертеже приведена структурна схема устройства.The drawing shows a block diagram of the device.
Устройство содержит матрицу моделей дуг 1, кажда из которых состоит из первого элемента И 2 и триггера 3, группу элементов ИЛИ 4, группу элементов задержки 5, группу элементов И 6, генератор тактовых импульсов 7, элемент И 8, элемент НЕ 9, дешифратор 10, счетчик 11, вход пуска 12 устройства, вход начальной установки 13 устройства, выход 14 окончани работы устройства, кроме того, кажда модель дуги 1 содерзкит второй элемент И 15.The device contains a matrix of models of arcs 1, each of which consists of the first element AND 2 and trigger 3, the group of elements OR 4, the group of delay elements 5, the group of elements AND 6, the clock pulse generator 7, the element AND 8, the element NOT 9, the decoder 10 , the counter 11, the start-up input 12 of the device, the input of the initial installation 13 of the device, the output 14 of the end of operation of the device, in addition, each model of arc 1 contains the second element I 15.
Устройство работает следук цим образом .The device works in the following way.
В исходном состо нии сигнал пуска 12 имеет значение О, что блокирует прохождение импульсов с генератора 7 через элемент И 8 на выходе которого присутствует , блокирующий работу элементов И 2 моделей дуг 1, на третьем входе элемента И 8 присут- In the initial state, the start signal 12 has the value O, which blocks the passage of pulses from the generator 7 through the element AND 8 at the output of which is present, blocking the operation of the elements AND 2 models of arcs 1, at the third input of the element 8 and 8
ствует 1 с выхода элемента НЕ 9,1 from the output of the element HE 9,
4040
так как счетчик 11 обнулен и на выхое дешифратора 10 с 01 по (К+1) - Оsince the counter 11 is reset and on the output of the decoder 10 from 01 to (K + 1) - O
Исходна информаци о топологии графа заноситс в виде матрицы смеж- в триггеры 3 моделей дуг 1 через информационные входы устройства, совпадающие с входами начальной установки триггеров 3 моделей дуг 1, после чего устройство готово к работе. При подаче на вход 12 сигнала Пуск уровн 1 импульсы с генератора тактовых импульсов 7 через элементы И 8 начинают поступать к счетчику.1, состо ние которого преобразуетс дешифратором 10 в позиционный код. В i ходе работы устройства с каждым тактовым импульсом с генератора 7 Р последовательно нзмен .етс от О до (К+1), соответственно этому изме- 55 н етс позиционньй код на выходах дешифратора 10. При этом на тактах Р 1..„К в триггерах 3 моделей дугThe initial information about the topology of the graph is entered as a matrix adjacent to the triggers of 3 models of arcs 1 through the information inputs of the device, which coincide with the inputs of the initial installation of triggers of 3 models of arcs 1, after which the device is ready for operation. When a signal is applied to the input 12 of the Level 1 start, the pulses from the clock pulse generator 7 through the elements And 8 begin to flow to the counter 1, the state of which is converted by the decoder 10 into a position code. In i, the operation of the device with each clock pulse from the 7 P generator is successively replaced from O to (K + 1), respectively, the position code at the outputs of the decoder 10 is changed. At the same time, at clock cycles P 1. in triggers 3 arc models
5050
5five
л l
5 five
00
1 происходит преобразование строки Р матрицы с.межности заданного графа в соответствующие строки матрицы достижимости . Преобразование происходит следуи дим образом. На такте Р М на выходе М дешифратора 10 по вл етс сигнал 1, который через элемент ШШ 4 и открытый тактовым импульсом с элемента И 8 элемент И 6 поступает на входы элементов И 2 М строки матрицы моделей дуг. Если в некоч-ором триггере 3.модели дуги 1 записана 1, то на выходе соответствующего элемента И 2 по витс сигнал 1, означающий достижимость вершины данной из вершины М. Этот сигнал через элемент, ИЛИ 4 и И 6 поступит на входы элементов И Z соответствук дей строки матрицы моделей дуг .1, на выходах которых также по вл ютс 1 при наличии 1 в соответствующем триггере 3 модели дуг 1, поступающие на входы элементов ИЛИ .4 с индексами, совпадающими с индексами достижимых вершин, а значит достижимых и из вер1, the row P of the matrix of the intercourse of the given graph is converted into the corresponding rows of the reachability matrix. The transformation takes place in a dim way. At the cycle P M at the output M of the decoder 10, a signal 1 appears, which, through the SHSh 4 element and opened by the clock pulse from the AND 8 element, the AND 6 element enters the inputs of the AND 2 elements of the M row of the matrix of arc models. If in a certain trigger trigger 3. models of arc 1 are recorded 1, then at the output of the corresponding element AND 2 there is a signal 1, meaning that the vertex is reachable from the vertex M. This signal goes through the element OR 4 and And 6 to the inputs of the elements AND Z Corresponding dei rows of the matrix of models of arcs .1, on the outputs of which also appear 1 if there are 1 in the corresponding trigger 3 models of arcs 1, arriving at the inputs of the OR elements .4 with indices that coincide with the indexes of reachable vertices
шины И и т.д. Таким образом, на каждом такте Р на выходах элементов ИЛИ 4, соответствующих вершинам, достижимым из вершины с индексом Р, будут присутствовать сигналы 1, что соответствует строке Р матрицы достижимостей исследуемого графа. Информаци с выходов элементов ИЛИ 4 . поступает через открытые элементы И 6 и элементы И 15 на информационные входы триггеров 3 всех строк матрицы моделей дуг 1, но ее фиксаци осуще- ствл етс только в триггерах 3 строки Р, т.е. строки с номером равным номеру текущего такта. Фиксаци обеспечиваетс подачей на вторые входы элемента И 15 сигнала занесени информации в триггеры 3 Р-й строки .матрицы моделей дуг 1. с Р-го выхода дешифратора 10, задержанного соответ- ствун цим элементом задержки 5 по переднему фронту на врем , необходимое дл формировани строки матрицы достижимостей в группах элементов ИЛИ 4 и элементов И 6.. После записи строки Р матрицы достижимостей тактовый сигнал с выхода элемента И 8 принимает значение О, что обеспечивает кратковременную блокировку элементов И 6 и обнуление выходов всех элементов И 2 моделей дуг 1, а также выходов элементов ИЛИ 4, При этом обеспечиваетс исключение вли tires and etc. Thus, on each step P at the outputs of the OR 4 elements corresponding to the vertices reachable from the vertex with index P, signals 1 will be present, which corresponds to row P of the reachability matrix of the graph under study. Information from the outputs of the elements OR 4. It comes through the open elements AND 6 and elements 15 to the information inputs of the triggers 3 of all rows of the matrix of models of arcs 1, but its fixation is performed only in the triggers 3 rows of P, i.e. line number equal to the number of the current measure. Fixation is provided by applying to the second inputs of the AND 15 element a signal for entering information into the triggers of the 3 P th lines of the matrix of models of arcs 1. From the P output of the decoder 10 delayed by the corresponding delay element 5 on the leading edge for the time needed to form rows of reachability matrix in groups of elements OR 4 and elements AND 6 .. After recording the row P of the matrix of reachability, the clock signal from the output of element AND 8 takes the value O, which ensures a short-term blocking of elements AND 6 and zeroing the outputs of all elements And 2 models of arcs 1, as well as the outputs of the elements OR 4, This provides an exception
3131
ни обратных св зей, имеющих.место при наличии в графе сильносв зных компонент, на достоверность информации в формируемой матрице достижимостей . Следующий тактовый импульс с генератора 7 переводит счетчик 1 в Р+1 состо ние и устройством формируетс следующа строка матрицы достижимостей и т.д. до достижени состо ни К+1, когда в триггерах .3 моделей дуг 1 полностью сформирована матрица достижимостей, при этом на выходе (К+1)-го дешифратора 10 по вл етс 1, блокирующа через элемент НЕ 9 и элемент И 8 прохождение импульсов с генератора 7, что блокирует работу устройства в целом. Наличие 1 на (К+1)-м выходе дешифратора 10 служит также сигналом оконча ни работы 14, по которому с входов устройства снимаетс сигнал 12 Пуск и вьщаетс сигнал 13 начальной установки , при этом счетчик 11 обнул етс и после занесени в триггеры 3 моделей дуг 1. исходной информации о топологии следующего исследуемого графа устройство готово к новому циклу работы.nor feedbacks, having place in the presence of strongly connected components in the graph, on the reliability of the information in the formed reachability matrix. The next clock pulse from generator 7 transfers the counter 1 to the P + 1 state and the device generates the next row of the reachability matrix, and so on. until reaching the state K + 1, when the triggers of the .3 models of arcs 1 completely form a matrix of reachability, while at the output of the (K + 1) th decoder 10 there appears 1 blocking the HE 9 element and the AND 8 element passing pulses from generator 7, which blocks the operation of the device as a whole. The presence of 1 at the (K + 1) th output of the decoder 10 also serves as the signal for finishing operation 14, by which the signal 12 is started from the device inputs and the initial setting signal 13 is output, while the counter 11 is nullified and after being triggered by 3 models arcs 1. initial information about the topology of the next graph under study, the device is ready for a new work cycle.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864155319A SU1410054A1 (en) | 1986-12-02 | 1986-12-02 | Device for determining feasibility matrix of graph |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864155319A SU1410054A1 (en) | 1986-12-02 | 1986-12-02 | Device for determining feasibility matrix of graph |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1410054A1 true SU1410054A1 (en) | 1988-07-15 |
Family
ID=21270579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864155319A SU1410054A1 (en) | 1986-12-02 | 1986-12-02 | Device for determining feasibility matrix of graph |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1410054A1 (en) |
-
1986
- 1986-12-02 SU SU864155319A patent/SU1410054A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1134946, кл, G 06 F 15/20, 1985. Авторское- свидетельство СССР 1174937, кл, G 06 F 15/20, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1410054A1 (en) | Device for determining feasibility matrix of graph | |
SU1622857A1 (en) | Device for checking electronic circuits | |
SU824120A1 (en) | Method of measuring single time intervals | |
SU1203534A1 (en) | Device for simulating network graphs | |
SU1485264A1 (en) | Graph analyzer | |
SU1376097A1 (en) | Device for simulating network graphs | |
SU1520526A1 (en) | Device for checking comparison circuits | |
SU999042A1 (en) | Device for comparing numbers with tolerance | |
SU1310822A1 (en) | Device for determining the most significant digit position | |
SU664287A1 (en) | Signal extremum detecting device | |
SU739527A1 (en) | Device for orderly sampling of parameter values | |
SU1126949A1 (en) | Device for searching data | |
SU1580410A1 (en) | Device for selection of objects images | |
SU746182A1 (en) | Counting and measuring apparatus | |
SU1649532A1 (en) | Number searcher | |
SU459856A1 (en) | Logical element | |
SU640268A1 (en) | Arrangement for determining transient process parameters | |
SU1522188A1 (en) | Device for input of information | |
SU1288710A1 (en) | Device for analyzing graphs | |
SU1403019A1 (en) | Method of monitoring the state of contacts of contact group | |
SU1376098A2 (en) | Graph-simulating device | |
SU1591015A1 (en) | Device for monitoring electronic units | |
SU1218386A1 (en) | Device for checking comparison circuits | |
SU1649547A1 (en) | Signatures analyzer | |
SU1280600A1 (en) | Information input device |