SU1409873A1 - Устройство дл контрол ударных нагрузок - Google Patents

Abstract

Изобретение относитс  к виброизмерительной технике и может быть использовано при контроле и испытани х изделий на воздействие ударов. Целью изобретени   вл етс  повышение точности контрол  параметров ударных нагрузок за счет учета спектрального состава импульса ударного возмурдени  и собственных резонансных частот испытуемого издели . Цель изобретени  достигаетс  тем, что устройство дополнительно снабжено первым и вторым ключами, блоком полосовых фильтров. блоком цифровых амплитудных детекторов , первым и вторым блоками ключей, блоком уставки полосовых ф ильтров, блоком умножителей, диcкpи инaтopoм максимума, компаратором, первым счетчиком , первым формирователем, блоком ИЛИ, блоком управлени . Принцип действи  устройства основан на определении фактического ударного.спектра ударного воздействи  и сравнении его с допустимыми дл  данного издели  расчетными значени ми. В блоках уставок компараторов и полосовых фильтров задаютс  величины, описьшающие допустимый ударный спектр. Первым ключом устанавливаетс  режим работы устройства либо по ускорению, либо по скорости. В ходе работы устройства дискриминатор максимума определ ет и запоминает максимальное значение амплитуды ударного импульса. Сигнал, пропорциональньй этой амплитуде ,  вл етс  управл ющим. Устройство фиксирует превышение допустимого расчетного значени  ударйого импульса (включа  ударный спектр). 1 3.п. ф-лы, 2 ил. S (Л 00 Од

Description

Изобретение относитс  к виброигз- мерительной технике и мопет быть использовано дл  испытаний изделий на воздействие механических ударов или сотр сений.

. Целью изобретени   вл етс  повышение точности контрол  параметров ударных нагрузок за счет учета спектрального состава импульса ударного возмущени  и собственных резонансных частот испытуемого издели .

На фиг.1 представлена структурна  схема предложенного устройства; на фиг.2 - структурна  схема блока уп- равлени .

Устройство содержит первый 1, ВТО1РОЙ 2 и третий 3 преобразователи ударных наг рузок в электрический сигнал, последовательно подключенные через соответственно первый 4, второй 5 и третий 6 усилители зар - да и цервый 7, второй 8 и третий 9 детекторы к входам сумматора 10. Вы- ход сумматора 10 подключен к информационному входу аналого-цифрового преобразовател  11, выход которого подключен к первому входу первого запоминающего блока 12, первому входу дискриминатора 13 максимума, первому входу компаратора 14. Выходы первого запоминающего блока 12 подключены к первому входу второго запоминающего блока 15 и первому входу коммутатора 16, выходы которого подключены к интегратору 17 и один выход подключен к первому входу блока 18 полосовых фильтров, выходы которого соединены с входами блока 19 цифровых амплитуд ных детекторов. Выход дискриминатора 13 максимума подключен к первому входу третьего запоминающего блока 20. Выходы блока 19 цифровых амплитудных детекторов подключены к входа первого блока 21 ключей, чьи первые выходы соединены с первыми входами блока 22 сдвиговых регистров, выходы которого подключены к первым входам блока 23 цифровых селекторов. Входы блока 24 компараторов соединены с выходами блока 21,ключей и блока 25 ключей, первые входы которого соединены с выходами блока 26 уставок компараторов, имеющехо установочный вход. Вьжоды блока 24 компараторов соединены с входами блока ИЛИ 27. Выходы компаратора 14 подключены к входам первого ключа 28, выход кото

рого соединен с перньгм входом первого счетчика 29. Второй зход блока 25 ключей соединен с выходом первого формировател  30, вход которого подключен к выходу дискриминатора 13 максимума, второй вход которого подключен к первому входу второго ключа 31, второму входу первого счетчика 29, входу блока 19 цифровых амплитудных детекторов, вторым входом запоминающих блоков 20 и 15. Выход последнего подключен к второму входу коммутатора 16, установочный вход которого объединен с установочным входом блока 32 уставок полосовых фильтров , выходы которого подключены к входам блока 18 полосовых фильтров и блока 33 умножителей. Второй вход блока 33 подключен к выходу первого счетчика 29, а его выходы соединены с вторыми входами блока 23 цифровых селекторов. Таймер 34 i-гмеет один установочный вход и вход, соединенный с выходом второго ключа 31, I

Генератор 35 тактов соединен своим

выходом с соответстующими входами блоков 11, 18 и 28, а также с первым входом блока 36 управлени . Второй вход блока 36 управлени  соединен с выходом блока ИЛИ 27, а третий вход- с выходом дискриминатора 13 максимума . Первый выход блока 36 соединен с входом первого запоминающего блока 12, второй выход соединен с первым входом второго ключа 31, третий выход соединен с третьим входом третьего запоминающего блока 20, вторым входом второго ключа 31 и входом первого блока 21 ключей. Четвертый выход блока 36 управлени  подключен к третьему входу второго запоминающего блока 15, входом блоков 23, 22 и входу блока 37 печати, другие входы которого соединены с выходами блоков 20, 34 и 23. Второй вход компаратора 14 Подключен к источнику (не показан) порогового напр жени . Выход первого счетчика 29 соединен с входом блока 33 умножителей. Блок 36 управлени  содержит первый триггер 38, первый вход которого соединен с вторым управл ющим входом блока 36, второй триггер 39, первый вход которого соединен с четвертым выходом блока 36, Вход второго формировател  40  вл етс  первым управл ющим входом блока 36, Первый вход второго

счетчикл 41 соединен с первым выходом блока 36, а первый вход третьего счетчика А2 соединен с вторым выходом блока 36. Входы третьего ключа A3 соединены с выходами блоков 39 и-40, а также с сигнальр ым входом блока 36 Выход блока 39 соединен с третьим выходом блока 36, а второй его вход подключен к выходу четвертого ключа 44, первый вход которого соединен с вторым выходом блока 38, а второй соединен с выходом- и вторым входом блока 41, а также с первым входом ц того ключа 45, второй вход которо- го соединен с первым выходом первого триггера 38. Второй выход первого триггера 38 соединен с первым входом блока И 46, второй вход которого соединен с выходом второго триггера 39, третий вход соединен с сигнальным входом блока 36, а выход блока И 46 подключен к второму выходу блока 36 управлени . Выход и второй вход третьего счетчика 42 подключены к выходу .п того ключа 45, второму входу первого триггера 38 и входу одновибрато- ра 47, выход которого подключен к четвертому выходу блока 36 управлени  .

В устройстве в качестве пропускающих полосовых фильтров используютс  цифровые фильтры со свойствами кон- сервач-ивного колебательного звена. Процесс фильтрации задаетс  разностным уравнением вида

У. Я,„, + 2у , cosuj - 3V, где Т - шаг дискретизации

S УО

у:, 0;

кУк дискретные значени  воздействи  и отклика соответственно .

Устройство работает следующим об- раэюм.

Дл  приведени  устройства в состо ние готовности к контролю нагрузок задаютс  значени  величин ус- тавок в каждом из разр дов блока 26 уставок компараторов, которые описывают допустимый ударный спектр.. Одновременно устанавливаютс  значени  частот ан-ализа ы„ цифровых фильтров блока 18 полосовых фильтров и значени  коэффициентов и 2созЦ,Т на каждом из них путем задани  уставок в блрке 32 уставок полосовых

0 5 0

5

Q

5

фильтров. Кроме этого, выбираетс  и устанавливаетс  путем переключени  по управл ющему входу первого ключа 16 режим работы устройства либо по ускорению, либо по скорости. В первом случае анализируемый сигнал поступает через коммутатор 16 непосредственно ,. на вход блока 18 полосовых фильтров, во втором - через интегратор 17.

В исходном состо нии устройства коммутатор 16 открыт по первому и второму входам. Первый ключ 28 закрыт по первому и второму управл ющим входам. Второй ключ 31 закрыт по управл ющему входу. На сигнальный вход первого ключа 28 поступают сигналы с выхода генератора 35 тактов. Первый счетчик 29 обнулен. Таймер 34 включен и вычисл ет текущее врем . На первый и второй управл ющие входы блока 36 управлени  с выхода дискриминатора 13 максимума и блока ИЛИ 27 соответственно сигналы не поступают. .С первого, второго, третьего и четвертого выходов блока 36 управлени  на соответствуюр1ьГе входы блоков устройства сигналы не поступают. На сигнальный вход блока 36 управлени  поступают сигналы- с выхода гене- ратора 35 тактов. Первьй блок 21 ключей находитс  в исходном состо нии, таком, что выходы блока 19 цифровых амплитудных детекторов подключены к входам блока 24 компараторов. Второй блок 25 ключей находитс  в состо нии, когда выходы блока 26 уставок компа- раторов к входам блока 24 компараторов не подключены. Запоминающие блоки 12, 15 и 20 очищены.

В исходном состо нии блока 36 управлени  второй 41 и третий 42 счетчики обнулены. В исходном состо нии первого триггера 38 с его первого- выхода на первый вход блока- И А6 и второй вход четвертого ключа 4А-сигнал не поступает, т.е. блок И 46 и четвертый ключ 44 в исходном состо нии закрыты, i

В исходном состо нии второго триггера 39 с его выхода на второй вход блока И 46, на второй управл кйций вход третьего ключа 43 и на третий выход блока 36 управлени  сигнал не поступает, т.е. блок И 46 закрыт па первому и второму входам. На вход второго триггера 39 с выхода четвертого ключа 44, закрытого по второму входу, сигнал не поступает. На сит10

15

20

25

нальные входы блока И А6 и третьего ключа 43 поступают сигналы генератора 35 тактов с сигнального входа блока 36 управлени ,- Третий ключ 43 закрыт по первому входу, соединенному с выходом второго формировател  40, П тый ключ 45 открыт по второму входу , соединенному с в торым выходом первого триггера 38,

В исходном состо нии цифрового полосового фильтра блока 18 полосовых фильтров на все его блоки по их управл ющим входам поступают сигналы с выхода генератора 35 тактов, С выходов блока 32 уставок полосовых фильтров в блок 18 полосовых фильтров поступают сигналы, выражающие собой соответственно значени  и 2со8(х)„Т,

При возникновении на любом из датчиков 1-3 ударного импульса электрический сигнал, пропорциональный ударной нагрузке, поступает с выходов датчиков 1-3 на входы усилителей зар да 4-6, с выходов которых усиленный и согласованный по нагрузке сигнал поступает на детекторы 7-9, с выходов которых выпр мленные сигналы поступают на вход сумматора 10, а с зо его выхода - на вход аналого-цифрового преобразовател  11, на сигнальный вход которого подаютс  импульсы с выхода генератора 35 тактов, С выхода аналого-цифрового преобразовател  11

дискретные значени  отсчетов сигналов поступают на сигнальный вход первого запоминающего блока 12, где запоминаютс . Одновременно эти же сигналы поступают на первые входы дискриминатора 13 максимума и компаратора 14, на второй вход которого подаетс  сигнал установки сравнени ,близкий к , . нулю. Дискриминатор .13 максимума определ ет и запоминает максимальное значе- .г ние амплитудного ударного импульса,Сигнал , пропорциональный этой амплитуде, поступает на сигнальный вход запоминающего блока 20, на первый вход формировател  30 и на первьш управл ющий вход блока 36 управлени . На выходе первого формировател  30 образуетс  сигнал, которым второй блок 25 ключей приводитс  в такое состо ние, что выходы блока 26 уставок компараторов подключены к вторым входам блока 24 компараторов. Одновременно компаратор 14 сравнивает текущие зна-чени  сигнала, поступающего с выхода

35

40

50

55

0

5

0

5

о

. г

5

40

0

5

аналого-цифрового преобразовател  11 на его первый вход с уставкой, близкой к нулю, и при ее превышении с первого управл ющего выхода компаратора 14 на первый управл ющий вход первого ключа 28 поступает сигнал, которым первый ключ 28 открываетс  по первомууправл ющему входу и пропускает сигналы генератора 35 тактов на первый вход первого счетчика 29, которыми он начнет заполн тьс .

При уменьшении сигнала импульса от максимального значени  до нул  произойдет второе сравнение его текущего значени  с уставкой и с второго управл ющего выхода компаратора 14 на второй управл ющий вход первого ключа 28 пройдет.. импульс, которым первый ключ 28 закроетс  и прекратит , прохождение импульсов такта на первый вход первого счетчика 29, т,.е, на первом счетчике 29 будет заполнено число, выражающее длитель- нбсть импульса удара. С выхода первого счетчика 29 на первый вход блока 33 умножителей будет поступать сигнал, выражающий значение V одного из сомножителей блока 33 умножителей . Вторыми сомножител ми  вл ютс  сигналы, поступающие с выходов , блока 32 уставок полосовых фильтров, вьфажающие собственные значени  резонансных частот фильтров 1л) , На выходе блока 33 умножителей будут сигналы, выражающие их произведени , которые поступают на вторые входы блока 23 цифровых -селекторов . Одновременно при по влении на выходе дискриминатора 13 максимума сигнала, пропорционального максимальной величине импульса удара, он поступит на первьш управл ющий вход блока 36 управлени . Блок 36 управлени  начнет свою работу и с его первого выхода на управл ющий вход первого запоминающего блока 12 начнут поступать тактовые импульсы, с которыми запомненные данные будут поступать с первого и второго его выходов на первый вход компаратора 16 и на сигнальный вход второго запоминающего блока 15 дл  перезаписи, В св зи с состо нием коммутатора 16 сиг нал с первого выхода первого запоминающего блока 12 будет- поступать на первые входы блока 18 полосовых фильтров, на вторые входы которого подаютс  сигналы уставок от блока 32 уставок

полосовых фильтров, а на выходах блока 18 полосовых фильтров .будут сигналы, выражающие начен( результатов фильтрации. Эти сиг налы посту- пают на первые входы блока 19 цифровых амплитудных детекторов, где осуществл етс  выделение и зaпo fинaниe их пиковых значений. Сигналы с их выходов через открытые входы первого блока 21 ключей поступают на первые входы блока 24 компараторов дл  сравнени  с уставками.

При сравнении в блоке 24 компараторов сигналов фильтрации с сигнала- ми уставок, поступающими с выхода Г.. блока 26 уставок компараторов, возможны два режима работы устройства.

В первом режиме сигналы фильтрации превышают сигналы уставок, В этом случае результаты сравнени  с выходов блока 24 компараторов в виде сигналов-поступают на вход блока ИЛИ 27, на выходе которого образуетс  сигнал, даже если на его входе будет только один из сигналов сравнени .

Во втором случае сигналы фштьтра- ции меньше сигналов уставок и на входе блока 1-ШИ 27 сигналов нет.

При работе устройства в первом режиме сигнал с выхода блока ИЛИ 27 поступает на второй управл ющий вход блока 2б управлени .

Указанные операции происход т в пе риод очистки первого 12 и заполнени  второго 15 запоминающих блоков, имеющих одинаковые емкости. Импульс управлени  с выхода блока ИЛИ 27 на втором управл ющем -входе блока 36 уп равлени  может по витьс  в любой момент этого периода, но не после него Однако только после полного считывани  первого запоминающего уетройства 12 и заполнени  второго 15 реализует . с  С5дин из возможных режимов работы устройства,

В первом режиме, когда сигналы фильтрации превышают сигналы уставок , на втором выходе блока 36 управлени  по вл ютс  тактовые импульсы, которые поступают на управл ющие входы второго запоминающего блока 15 дл  его считьшани  и на управл ющие входы блока 22 сдвиговых регистров , блока 23 цифровых селекторов и блока печати 37 дл  регистрации.

На такт раньше первого тактового импульса на втором выходе блока 36

5

О

о 5

-

0

управлени  с его третьего выхода на управл ющий вход первого блока 21 ключей и на управл ющий вход второго ключа 31 придет сигнал, которым блок 36 управлени  Г ереключит выходы блока 19 цифровых амплитудных детекторов на входы блока 22 сдвиговых регистров и бзщет сохран ть это состо ние , а второй ключ 31 откроет. Этот же сигнал, поступа  на управл - юпщй вход зaпo инaюp eгo блока 20, иницпрует печать амплитуды анализируемого импульса. Результаты анализа ударного импульса, записанного во втором запоминающем блоке 15, будут поступать дл  регистрации на блок 37 печати. Это состо ние работы блоков устройства будет продолжатьс  до полной очистки запоми}1агоиего блока 15 и печати результатов анализа. После этого на следующий такт генератора 35 тактов с четвертого выхода блока 36 управлени  пройдет одиночный импульс, который поступит на выходы гашени  второго и третьего запоминающих блоков 15 и 20, на вторые входы дискриминатора 13 максимума, на второй вход, блока 19 цифровых амплитудных детекторов,, на второй вход пе-р- вого счетчика 29 дл  их обнулепи  и через открытый по управл юще ;13 входу второй ключ 31 ка вход таймера 34 дл  инициации печати момента текущего времени. На следующий такт работы генератора 35 тактов с третьего выхода блока 36 управлени  на управл ющие входы первого блока 21 ключей и второго ключа 31 придет сигнал, который вернет их в свое первоначальпое состо ние. На этом цикл работы устройства завершитс  и все блоки устройства придут в первоначальное состо ние готовности к регистрации и- анализу данных.

Во втором режиме работы устройства , если сигналы фильтрации не превосход т сигналов,уставок5 после полного считывани  первого запоминающего блока 12 и перезаписи данных во второй запоминающий блок 15 с четвертого выхода блока 36 управлени  на вторые входы дискриминатора 13 максимума, блока 19 цифровых амплитудных детекторов и на входы гашени  второго и третьего запоминающего блоков 15 и 20 придет одиночный импульс сброса, который вернет их в первоначальное состо ние готовности.

914

На третьем выходе блока 36 управлени  сигнала при этом не будет, поэтому на вход таймера ЗА через закрытый :по управл ющему входу второй ключ 31 :сигнал с четвертого выхода блока 36 :упраЕлени  не пройдет. Первый блок 21 Зключей свое состо ние не изменит. {Устройство придет п состо ние готовiHOCTH .

; Блок 36 управлени  работает следу- 1ющим образом.

При возникновении  а первом управл ющем входе блока 36 управлени . сигнала он поступает на вход второго )ормировател  40 д.п  усилени  и формировани  фронтов. С выхода второго формировател  40 усиленный и сформированный сигнал поступает на первый управл ющий вход третьего ключа 43, а сигнальный вход которого с сиг- ального входа блока 36 управлени  одаютс  тактовые импульсы генератора 5 тактов. Третий ключ 43 импульсом торого формировател  40 открывает-   и пропускает импульсы тактов на первый вход второго счетчика 41 и од- овременно на первый выход блока 36 управлени . Второй счетчик 41 с емкостью , равной емкости первого запоминающего блока 12,заполн етс  им- пульсами тактовой частоты.

, Работа блока 36 управлени  (как работа устройства в целом) может тротекать в двух режимах.

В первом режиме, когда на втором Управл ющем входе блока 36 управле- си  имеетс  сигнал управлени , даль- Йейша  работа блока 36 управлени  тротекает следующим образом.

В любой момент времени заполнени  : то рого счетчика 41 импульсами работ ренератора 35 тактов на втором входе

О

5

0 5

0

5

0

последнех о разр да пройдет импульс, которым второй триггер 39 через открытый по второму входу четвертый ключ 44 переводитс  в другое состо ние , такое, что с его выхода на второй управл ющий- вход третьего ключа 43 и на вторЬй вхол блока И 46 приходит сигнал, которым третий ключ 43 закрываетс , а блок 46 открываетс . Этим же импульсом второй счетчик 41 обнулит сам себ  -по второму входу. Кроме того, сигнал с выхода второго триггера 39,  вл ющийс  третьим выходом блока 36 управлени , поступает на управл ющий вход первого блока 21 ключей, на вход второго ключа 31 и управл ющий вход запоминающего блока 20. Блок И 46., открытый по первому и второму входам, пропускает на первый вход третьего счетчика 42 и на второй выход блока 36 управлени  импульсы, которыми третий счетчик 42 начнет заполн тьс .

После заполнени  емкости третьего счетчика 42 импульсами генератора 35 тактов с его последнего разр да пойдет импульс, которым третий счетчик 42 обнулит сам себ  по второму входу и переведет первый триггер 38 в исходное состо ние по второму его входу , а.на выходе одновибратора 47,  вл ющегос  четвертым выходом блока 36 управлени , образуетс  импульс, которым второй триггер 39 по второму его входу вернетс  в исходное состо ние. Работа блока 36 управлени  завершена.

При работе устройства в другом режиме , когда на втором управл ющем входе блока 36 управлени  в течение заполнени  второго счетчика 41 импульса нет, с последнего разр да второго счетчика 41 после его заполнени  последует импульс на первый вход п 

блока 36 управлени ,  вл ющимс  первым.с того ключа 45, открытого по второму

:бходом первого триггера 38, по вл етс  импульс, которым первый триггер 38 Переводитс  в другое устойчивое состо ние . В результате на первом входе блока И 46 и на втором входе четвертого ключа 44 по вл етс  сигнал разрешени , которым эти блоки привод тс  Э состо ние готовности.Одновременно С второго выхода первого триггера 38 :На второй вход п того ключа 45 посту- рает сигнал, которым питый ключ 45 Закрываетс .

После заполнени  второго счетчика И импульсами тактовой частоты с его

50

55

входу первым триггером 38.

Импульс на выходе п того ключа 45 придет на второй вход первого тригге ра 38, однако он не изменит своего состо ни , поскольку знак состо ни  триггера 38 выбираетс  таким, чтобы не измен ть его импульсам с выхода второго счетчика 41. На выходе одно- вибратора 47 будет импульс, который вернет соответствующие блоки устройства , соединенные с четвертым выходом блока 36 управлени , в исходное состо ние. На этом работа блока 36 управлени  завершаетс .

0

5

входу первым триггером 38.

Импульс на выходе п того ключа 45 придет на второй вход первого триггера 38, однако он не изменит своего состо ни , поскольку знак состо ни  триггера 38 выбираетс  таким, чтобы не измен ть его импульсам с выхода второго счетчика 41. На выходе одно- вибратора 47 будет импульс, который вернет соответствующие блоки устройства , соединенные с четвертым выходом блока 36 управлени , в исходное состо ние. На этом работа блока 36 управлени  завершаетс .

1

Принцип действи  устройства основан на определении фактического ударного спектра ударного воздействи  на транспортируемый груз и сравнении его с допустимыми дл  данного груза рассчетными значени ми.

Если параметры воздействи  превышают допустимые расчетные значени , печатающим устройствам фиксируютс  фактические параметры воздействи  (включа  ударный спектр) , а также дата и врем  этого событи . В противном случае информаци  на пене вьшодитс .

чать

Claims (2)

1. Устройство дл  контрол  ударных нагрузок, содержащее первый, второй 20 и третий преобразователи ударных нагрузок в электрический сигнал, подключенные к входам сумматора через включенные последовательно соответственно первый, второй и третий усилители 25 зар да и первьш, второй и третий детекторы , коммутатор, интегратор, первый и второй запоминающие блоки, компаратор , блок управлени , аналого- цифровой преобразователь и соединен- 30 ные последовательно сдвиговый регистр цифровой селектор и блок печати, другой вход которого соединен с выходом блока управлени , и таймер, о т- личающеес  тем, что, с целью повышени  точности, оно снабжено первым и вторым ключами, блоком поло- совых фильтров, блоком цифровых амплитудных детекторов, первым и вторым блоками ключей, блоком уставки полосовых фильтров, блоком умножителей, дискриминатором максимума, первым

35

40

50

ком, третьим запоминающим блоервьм формирователем, блоком аторов, блоком ИЛИ и генера- дз тактов, выход сумматора соедивходом аналого-цифрового преобтел , выход которого подключен альному входу первого запоминаблока и к первым входам дискрира максимума и компаратора, выход, первого запоминакщего соединен с первым входом комра , а второй - с вторым входом атора через включенный послельно своим сигнальным входом запоминающий блок, первый вы- ммутатора подключен к первому блока, с блока полосовых фильтров, вто- счетчика.

55

довательн блок ампл блок ключ ров и бло вые выход ми входам рым входа ходы блок рез включ ими вторы чей, выхо соединенн ИЛИ подкл му входу управл ющ чены выхо вход перв ный вход ройства, второму в выход ком входом пе ченный по входом пе которого паратора етс  уста счетчика блока умн торого со блока уст первые вы вторым вх ров, выхо нен с сиг цифрового лосовых ф блока упр ка управл щему вход блока, вт ни  соеди ми второг ка сдвиго вых селек тий выход к управл  ключей и ход блока дом гашен

1 2

0

5

0 5 0

5

0

0

з блока, с счетчика.

5

рои выход коммутатора соединен с первым входом блока полосовых фильтров чер ез вк поченный последовательно интегратор , выходы блока полосовых фильтров соединены с первым входом блока печати через включенные после

довательно своими первыми входами блок амплитудных детекторов, первый блок ключей, блок сдвиговых регистров и блок цифровых селекторов, первые выходы ключей соединены с первыми входами блока компараторов, к вторым входам которого подключены выходы блока уставок компараторов через включенный последовательно своими вторыми входами второй блок ключей , выходы блока компараторов через соединенный последовательно блок ИЛИ подключены к второму управл ющему входу блока управлени  j к первому управл ющему входу которого подключены выход дискриминатора максимума, вход первого формировател  и сигнальный вход третьего запоминающего устройства , выход которого подключен к второму входу блока печати, первый выход компаратора соединен с первым входом первого счетчика через включенный последовательно своим первым входом первый ключ, к второму входу которого подключен второй вьрсод компаратора , второй вход которого  вл етс  установочным, выхад первого счетчика соединен с первым входом блока умножител ей, вторые входы которого соединены с вторыми выходами блока уставок полосовых фильтров, первые выходы которого подключены к вторым входам блока полосовых фильтров , выход генератора тактов соединен с сигнальными входами аналого- цифрового преобразовател , блока полосовых фильтров, первого ключа и блока управлени , первый выход блока управлени  подключен к управл ющему входу первого запоминающе I D блока, второй выход блока управлени  соединен с управл ющими входами второго запоминающего блока, блока сдвиговых регистров, блока цифровых селекторов и блока печати, третий выход блока управлени  подключен к управл ющим входам первого блока ключей и второго ключа, четвертый выход блока управлени  соединен с входом гашени  второго запоминающего

вторыми входами первого дискриминатора максимума

. и блока цифровых амплитудных детекторов и подключён к входу таймера через второй ключ, соединенный последовательно с ним своим сигнальным входом, выход таймера подключен к третьему входу блока печати,

2. Устройство по П.1, о т л и ч а- ю щ е е с   тем, что блок управлени  содержит первый и второй триггеры , второй формирователь, второй и третий счетчики, третий, четвертый и п тый ключи, схему И и одновиб- ратор, первым и вторым управл ющими входами блока управлени   вл ютс  соответственно входы второго формировател  и первого триггера, сигнальным , входом блока управлени   вл ютс  сигнальные вхрды схемы И и третьего ключа., выход второго формировател  соединен с первым управл ющим входом третьего ключа, выход которого подфи 1

ключен к первому входу второго счетчика , второй вход которого соединен с его выходом и первыми входами четвер- того и п того ключей, первый выход первого триггера подключен к первому входу схемы И и второму входу четвертого ключа, выход которого соединен с первым входом второго триггера, второй вход которого подключен к выходу одновибратора, второй выход первого триггера.соединен с вторым входом п того ключа, выход которого подключен к входу одновибратора и второму входу первого триггера, выход схемы И соединен с первым входом третьего счетчика, выход которого подключен .к его второму входу и к входу одновибратора, первым, вторым, третьим и четвертым выходами блока управлени - соответственно  вл ютс  выходы третьего ключа, схемы И, второго триггера и одновибратора.

N