SU1478351A1

SU1478351A1 - Устройство дл контрол канала св зи

Info

Publication number: SU1478351A1
Application number: SU874268428A
Authority: SU
Inventors: Ефим Абрамович Борин; Владимир Петрович Кутасевич; Светлана Шулимовна Медведева; Ефим Моисеевич Рабинович; Яков Абрамович Рахлин; Владимир Александрович Пономаренко
Original assignee: Предприятие П/Я В-8791; Предприятие П/Я А-1221
Priority date: 1987-05-14
Filing date: 1987-05-14
Publication date: 1989-05-07

Abstract

Изобретение относитс к технике св зи. Цель изобретени - повышение точности контрол . Устройство содержит входной блок 1, формирователь 2 нуль-переходов, режекторный фильтр 3, квадратичный детектор 4, линейный детектор 5, АЦП 6, блок 7 индикации, блок 8 формировани контрольного сигнала, параллельно-последовательный интерфейс 9, блок 10 регистрации, вычислитель 11, детектор 12 экстремальных значений, мультиплексный блок 13 выборки-хранени , формирователь 14 строба запуска, временной распределитель 15, формирователь 16 адрес-векторов, буферный регистр 17 результатов, буферный регистр 18 порогов, блок 19 сравнени и контролируемый канал 20 св зи. Контроль производитс в три этапа. На первом этапе канал 20 контролируетс по амплитудно-частотной х-ке, программа измерени которой включает п ть циклов измерени частоты. На втором этапе измер етс амплитудна х-ка канала 20, программа измерени которой также осуществл етс в несколько циклов с последующим усреднением результатов и документированием. На третьем этапе контролируетс канал 20 по величине остаточного затухани , мощности интегральных шумов, кратковременным занижени м уровн , импульсным помехам, сдвигу частот и дрожанию фазы. Устройство по пп. 2, 3 ф-лы отличаетс выполнением формирователей 16 и 14. 2 з.п. ф-лы, 6 ил.

Description

Изобретение относитс к технике св зи и может быть использовано дл контрол каналов тональной частоты.

Цель изобретени - повышение точности контрол .

На фиг. 1 представлена электрическа структурна схема устройства дл контрол канала св зи совместно с контролируемым каналом св зи; на фиг. 2 - электрическа структурна схема формировател адрес-векторов; на фиг. 3 - то же, формировател строба запуска; на фиг. 4 - электрическа структурна схема временного распределител ; на фиг. 5 и 6 - временные диаграммы их работы.

Устройство дл контрол канала св зи (фиг. 1) содержит входной блок 1, формирователь 2 нуль-переходов, режекторный фильтр 3, квадратичный детектор 4, линейный детектор 5, аналого-цифровой преобразователь (А1Щ)6 блок 7 индикации, блок 8 формировани контрольного сигнала, параллельно- последовательный интерфейс 9, блок 1 регистрации, вычислитель 11, детектор 12 экстремальных значений, мультиплексный блок 13 выборки-хранени , формирователь 14 строба запуска, временной распределитель 15, формирователь 16 адрес-векторов, буферный регистр 17 результатов, буферный регистр 18 порогов, блок 19 сравнени , контролируемый 20 канал св зи.

Формирователь 16 адрес-векторов (фиг. 2) содержит анализатор 21 отказов , счетчик 22 длительности интервалов , регистр 23, шифратор 24, первый 25 и второй 26 магистральные приемопередатчики, селектор 27 адреса ,1 формирователь 28 запроса прерываний , анализатор 29 помех, содержащий триггеры 30 и 31, счетчик 32, элемент И 33. Анализатор 21 отказов содержит счетчик 34, элемент И 35 и триггер 36.

Формирователь 14 строба запуска (фиг. 3) содержит элемент И 37, счетчик-распределитель 38, триггер 39 и одновибратор 40,

Временной распределитель 15 (фиг. 4) содержит элемент 41 задержки , первый регистр 42 сдвига, шифратор 43 считывани , триггер 44, второй регистр 45 сдвига, таймер 46, формирователь 47 стробов обработки.

Устройство дл контрол каналов св зи работает следующим образом.

0

5

0

5

0

5

0

5

0

Дл контрол необходимы два устройства , устанавливаемые по обоим концам контролируемого канала 20 св зи. Одно устройство работает в ведущем режиме, второе - в ведомом. На ведущем устройстве производ т программирование измерений путем занесени в оперативную пам ть вычислител 11 параметров и режимов, производимых при контроле измерений. В это врем в контролируемый канал 20 св зи подаетс сигнал номинальной частоты и амплитуды. Этот сигнал проходит через входной блок 1, осуществл ющий согласование устройства с контролируемым каналом (фиг. 5, а), и поступает на формирователь 2 нуль- переходов (фиг. 5, б и 6, а) и далее на формирователь 14 строба запуска, обеспечивающий синхронизацию работы временного распределител 15 как при наличии, так и при отсутствии сигнала. Формирование строба запуска (фиг. 6, г) осуществл етс одновиб- ратором 40, запускаемым положительным фронтом сигнала переноса (фиг. 6, в) счетчика-распределител 38. Принцип ( работы формировател 14 основан на том, что при поступлении на его вход сигналов перехода через нуль (наличие сигнала в канале) положительный фронт сигнала на выходе переноса счетчика-распределител 38 совпадает с этими сигналами (фиг. 6, аи в-уча - сток I), а при отсутствии сигнала (фиг. 6, в - участок II) положительные фронты сигнала переноса счетчика - распределител 38, а также соответствующие им стробы запуска (фиг.6, г) совпадают с тактовыми импульсами (фиг. 6, б), причем их период опреде - д етс коэффициентом делени счетчика-распределител 38. Триггер 39 и элемент И 37 обеспечивают защиту от воспри ти ложных сигналов перехода через нуль.

Временной распределитель 15 формирует сигналы временного управлени при осуществлении аналого-цифрового преобразовани входных сигналов детектора 12, линейного детектора 5 и квадратичного детектора 4 путем открывани соответствующих каналов му- льтиплексорного блока 13 выборки- хранени .

После поступлени строба запуска временного распределител 15 (фиг. 5, б) через врем задержки

3К

(Лиг« 5, в) снимаетс сигнал блокировки АЦП 6, который формирует сигнал Конец преобразовани (фиг. 5, г осуществл ющий продвижение первого регистра 42 сдвига (фиг. 5, д, е), обеспечива проключение необходимых каналов пультиплексного блока 13, а также выборку и хранение. Задержка запуска АЦП 6 осуществл етс дл обеспечени работы АЦП 6 по преобразованию сигнала детектора 12 экстремальных значений после прохождени входным сигналом своего максимума. Каждым импульсом сигнала Конец преобразовани осуществл етс запуск системы триггер 44 - второй регистр 45 сдвига, формирующей сигналы (фиг. 5, и, к), из которых, а также

0

5

же таймера 46, служащего дл синхронизации измерителей параметров, период которых значительно превышает период входного сигнала, вырабатывает сигналы (фиг. 5, л-о), используемые в формирователе 16 адрес- векторов дл взведени триггеров регистра 23.

Таким образом, все преобразовани и обработка результатов измерений каждого из контролируемых параметров осуществл етс вычислителем 11 в строго определенные моменты времени, что упрощает его работу, исключа необходимость введени приоритетов, и приводит к повышению производительности вычислител 11. После окончани дрограммировани измерений по коман

их сигналов первого регистра 42 сдви- 20 Де пуска информаци о заданной про- га и шифратора 43 считывани формирует адресные сигналы дл буферного регистра 18 порогов, i

На первом временном отрезке (фиг. 5, д) АЦП 6 осуществл ет пре- 5 образование сигнала линейного детектора 5 либо квадратичного де- тектора 4. Этот временной отрезок используетс дл взаимодействи вычислител 11 с блоком 7 индикации 30 и блоком 10 регистрации.

На втором временном отрезке (фиг„ 59 е) АЦП 6 осуществл ет преобразование сигнала детектора 12 экстремальных значений, используемое 5 дл измерени занижений уровн . Во врем этого отрезка времени вычислитель 11 осуществл ет обработку информации , полученной на предыдущем временном отрезке.40

На третьем отрезке (фиг. 5, ж) АЦП 6 осуществл ет преобразование сигнала детектора 12 экстремальных значений, используемое дл измерени помех. На этом временном отрезке вычислитель 11 осуществл ет обработку занижений уровн по стробу (фиг. 5, л) и отказов (занижени уровн относительного номинального более допустимого) по стробу (фиг. 5, м)

На четвертом временном отрезке (фиг„ 5, з) производитс обработка сигналов помехь Этот сигнал используетс дл сброса в исходное состо ние детектора 12 экстремальных значений

Формирователь 7 стробов обработки ,, использу сигналы первого к второго регистров сдвига -+2 и 45, а так45

50

55

грамме измерении извлекаетс из оперативной пам ти вычислител 11 и по шине данных поступает в параллельно-последовательный интерфейс 9 и далее на вход блока 8 формировани контрольного сигнала, осуществл амплитудную модул цию сигнала. Пройд через контролируемый канал 20, сформированный указанным методом сигнал поступает в входной блок 1 и далее через детектор 12 экстремаль ных значений, мультиплексный блок 13 выборки-хранени в АЦП 6, осущест вл ющий преобразование амплитудного значени сигнала в цифровую форму, котора запоминаетс в буферном регистре 17 результатов и сравниваетс блоком 19 сравнени с предварительно занесенным в буферный регистр 18 порогов, чем осуществл етс демодул ци входной информации, поступаю щей через формирователь 16 адрес- векторов в вычислитель 11, который запоминает в своей оперативной пам ти полученную информацию, i

В конце передаваемого пакета информации передаетс специальна кодова комбинаци , котора вычислителем 11 сравниваетс с эталонной, после чего непосредственно начинаетс сеанс измерени параметров контролируемого канала 20 св зи.

Кроме того, в программу начального пуска (запускаетс по команде пуска) включена пересылка в буферный регистр 18 порогов из вычислител 11 полученных в результате программировани пороговых значений помех, коле-

0 Де пуска информаци о заданной про-

5 0

5

0

5

грамме измерении извлекаетс из оперативной пам ти вычислител 11 и по шине данных поступает в параллельно-последовательный интерфейс 9 и далее на вход блока 8 формировани контрольного сигнала, осуществл амплитудную модул цию сигнала. Пройд через контролируемый канал 20, сформированный указанным методом сигнал поступает в входной блок 1 и далее через детектор 12 экстремальных значений, мультиплексный блок 13 выборки-хранени в АЦП 6, осуществл ющий преобразование амплитудного значени сигнала в цифровую форму, котора запоминаетс в буферном регистре 17 результатов и сравниваетс блоком 19 сравнени с предварительно занесенным в буферный регистр 18 порогов, чем осуществл етс демодул ци входной информации, поступающей через формирователь 16 адрес- векторов в вычислитель 11, который запоминает в своей оперативной пам ти полученную информацию, i

баний уровн , отказов, мощности и т.д.

Контроль производитс в три этапа На первом этапе контролируемый канал 20 контролируетс по амплитудно-частотной характеристике. При этом на передаче блок 8 формировани контрольного сигнала генерирует сигналы номинальной амплитуды, частоты которых измен ютс поочередно в соответствии с нормированными точками частотной характеристики. На приеме линейный детектор 5 и АЦП 6, управл емые временным распределителем 15, осуществл ют измерение уровн входного сигнала на данной частоте. Результат измерени помещаетс в буферный регистр 17 результатов, откуда он считываетс в оперативную пам ть вычислител 11. По окончании измерени происходит переключение частоты сигнала. Программа измерени АЧХ включает в себ несколько (например , п ть) циклов изменени частоты, в процессе которых с целью исключени случайной составл ющей погрешности измерений вычислитель 11 осуществл ет усреднение результатов измерени уровн на каждой из частот. После окончани обработки вычислитель 11 выдает ее результаты в блок

7индикации и в параллельно-последовательный интерфейс 9, передающий информацию в блок 10 регистрации дл документировани .

Следующим этапом контрол вл етс измерение амплитудной характеристики контролируемого канала св зи , заключающеес в измерении на приеме уровн сигнала (участвуют те же узлы, что и в предыдущем этапе) при установлении на передаче блоком

8формировани контрольного сигнала фиксированных значений уровн сигнала при номинальном значении частоты .

Программа данного этапа измерений также осуществл етс в несколько циклов с последующим усреднением результатов и документированием.

На третьем этапе производитс контроль контролируемого канала 20 св зи по величине остаточного затухани , мощности интегральных шумов, кратковременным занижени м уровн , импульсным помехам, сдвигу частот и дрожанию фазы. Дл этого в канал передаетс сигнал контрольной частот

.

10

15

20

78351б

от формировател 8 ког трольного сигнала . На приеме сигнал после прохождени входного блока 1 поступает одновременно на входы формировател 2 нуль-переходов, детектора 12 экстремальных значений, режекторного фильтра 3 и линейного детектора 5.

Сигнал формировател 2 нуль-переходов (фиг. 5, б) кроме уже упом нутого формировател 14 строба запуска поступает в формирователь 16 адрес- векторов, где взводит соответствующий триггер регистра 23, в результате чего формирователь 28 вырабатывает сигнал ТПР, поступающий в шину данных вычислител 11, который прерывает выполнение своей фоновой программы и сигналом ППР передает управление устройству, запросившему прерывание. Этот сигнал сбрасывает формирователь 28 запроса прерываний и открывает второй магистральный приемопередатчик 26, который включает в шину дан- 2д ных сформированный шифратором 24 адрес-векторов по коду регистра 23 адрес программы обработки прерывани (сдвиг частоты и дрожание фазы). Этот сигнал, сопровождаемый сигналом СИП, сбрасывающим регистр 23, возвращает

управление вычислителю 11. i

Последний переходит- к выполнению подпрограммы обработки прерывани , начальный адрес которой указан в

„ чейке оперативной пам ти, на которую указывает адрес-вектор. В данном случае это - программа определени величины дрожани фазы и отклонени частоты, котора осуществл ет считывание через магистральный приемо-пе- редатчик 25 информации со счетчика 22 длительности интервалов. Селектор 27 адреса обеспечивает обращение к конкретному внешнему устройству путем

45 сравнени действующих на шинах АД в

30

40

50

55

момент поступлени сигнала СИА с запрограммированным кодом данного устройства. При этом величину отклонени частоты определ ют путем вычислени разности усредненных значений, считанных со счетчика 22 длительности интервалов, и номинальной длительности периода сигнала. Величину дрожани фазы определ ют как сумму максимального отрицательного и максимального положительного отклонени мгновенного значени , считанного со чика 22 длительности интервала, от его среднего значени . Указанна обработка производитс вычислителем 11, индицируетс блоком 7 индикации и документируетс блоком 10 регистрации .

Режекторный фильтр 3 осуществл ет подавление сигнала контрольной частоты на входе квадратичного детектора 4, формирующего сигнал, пропорциональный мощности шума в контролируе- мом канале. Сигнал линейного детектора 5 на данном этапе контрол используетс дл измерени стабильности остаточного затухани 0 Детектор 12 экстремальных значений запоминает мгновенную амплитуду сигнала на каждом его полупериоде. Сигнал детектора 12 используетс дл анализа импульсных помех и кратковременных занижений уровн .

Мультиплексный блок 13 выборки- хранени в моменты, определ емые временным распределителем 15 (совпадение сигнала фиг. 5, г с одним из сигналов фиг. 5, в, г, и е) , поочередно запо- минает сигналы линейного детектора 5, квадратичного детектора 4 и детектора 12 экстремальных значений и во врем действи сигналов (фиг„ 5, д, е и ж) передает их на вход АЦП 6. Последний преобразует сигнал в цифровой код, который заноситс в буферный регистр 17 результатов (фиг. 5, о, п) Сигналы формировател стробов обработки , вход щего в состав временного распределител 15, соответствующие измерению уровн и измерению мощности шумов, непосредственно поступающи на вход формировател 16 адрес-векторов , перевод т регистр 23 в соответствующее состо ние, в результате чего по описанному алгоритму выполн ютс операции запроса и представлени прерывани . При обработке прерываний осуществл етс считывание информации из буферного регистра 17 результатов в оперативную пам ть вычислител 11. При последующей обработке результатов определ ют средние значени полученных отсчетов, а дл измерител уровн его сравнивают с номинальным значением, определ тем самым величину отклонени остаточного затухани .

Сигналы (фиг. 5, и - н) временного распределител 15 используютс дл стробировани блока т9 сравнени , осуществл ющего при обработке колебаний уровн , отказов к импульсных

JQ 5 0

5 о 0

5

0

5

помех сравнение кода, занесенного из АЦП ft в буферный регистр 17 результатов , с кодами порогов, занесенными в процессе программировани измерений в буферный регистр 18 порогов, адреса которых определ ютс шифратором считывани временного распределител 15.

При совпадении строба обработки отказов (фиг. 5, м) и сигнала Меньше блока 19 сравнени взводитс триггер 36, вход щий в состав формирова - тел 16 адрес-векторов. По достижении указанного значени регистр 23 переводитс в состо ние, при котором обеспечиваетс переход вычислител 11 к обработке прерывани по запросу анализатора 21 отказов, при котором блокируютс измерени всех параметров . Дл отказов определ ют суммарную их длительность за сеанс контрол , а также количество отказов.

Обработка занижений уровн так же, как и отказов осуществл етс во врем действи сигнала (фиг. 5, ж) после.произведенного АЦП 6 преобра- в цифровую форму сигнала детектора 12 экстремальных значений и занесени в буферный регистр 17 результатов путем его сравнени с пороговым значением определенного стробом (фиг. 5, и) занижени уровн буферного регистра 18 порогов. Указанный строб при наличии сигнала Меньше на выходе блока 19 сравнени взводит триггер 31 анализатора 29 помех, который через элемент И 33 снимает блокировку со счетчика 32, вход щего в анализатор 29. Последний отсчитывает длительность занижени и при своем переполнении переводит регистр 23 в состо ние, вызывающее возникновение прерывани с соответствующим переполнением счетчика 32. По данному прерыванию вычислитель 11 увеличивает содержимое чейки пам ти на величину, равную емкости счетчика 32, вход щего в состав анализатора 29. Указанные операции повтор ютс до завершени занижени уровн (пропадание сигнала Меньше на выходе блока 19 сравнени ). При этом триггер 31 анализатора 29 возвращаетс в исходное состо ние, блокиру счетчик 32 и перевод регистр 23 в соответствующее состо ние, в резуль- LT3Te чего возникает прерывание со следующим адрес-вектором, при кото

914

ром вычислитель 11 увеличивает на единицу содержимое чейки оперативно пам ти.

Импульсные помехи измер ют аналогичным образом, сравнива по стробу (фиг. 5, н) значение буферного регистра 17 результатов с порогом поме буферного регистра 18 порогов. Селекци помех осуществл етс анализатором 29. Врем пребывани (длительность ) помех и их количество определ ют аналогично занижению длительности уровн .

В процессе третьего этапа контрол параметров контролируемого канала 20 вычислитель 11 выводит промежуточные результаты измерени на блок 7 индикации и через параллельно-последовательный интерфейс 9 на блок 10 регистрации дл документировани .

По окончании сеанса контрол вычислитель 11 осуществл ет статическу обработку результатов измерени и документирует ее результаты.

Claims

Формула изобретени

1 . Устройство дл контрол канала св зи, содержащее последовательно соединенные входной блок, вход которого соединен с выходом контролируемого канала св зи, и формирователь нуль-переходов, последовательно соединенные параллельно-последовательны интерфейс и блок регистрации, аналого-цифровой преобразователь, блок формировани контрольного сигнала, первый выход которого соединен с входом контролируемого канала св зи, второй вход соединен с вторым входом входного блока, а третий выход соединен с первым входом параллельно-последовательного интерфейса, линейный детектор, последовательно соединенны режекторный фильтр, вход которого соединен с входом линейного детектора и с выходом входного блока, и квадратичный детектор, блок индикации и вычислитель, шина данных которого соединена с входом блока индикации , с первым входом блока формировани контрольного сигнала, с вторым входом параллельно-последовательного интерфейса и с третьим входом входного блока, отличающеес тем, что, с целью повышени точности контрол , введены, формирователь адрес-векторов, первый вход которого соединен с шиной данных вычислител ,

0

8351

10

временной распределитель, первый выход которого соединен с первым входом аналого-цифрового преобразовател , а второй выход соединен с вторым входом формировател адрес-векторов, последовательно соединенные буферный регистр порогов, первый вход которого соединен с шиной данных вычислител , и блок сравнени , второй вход которого объединен с вторым входом буферного регистра порогов и соединен с третьим выходом временного распре делител , а выход соединен с третьим входом формировател адрес-векторов, буферный регистр результатов, первый вход которого соединен с шиной данных вычислител , второй и третий входы соединены соответственно с вторым и третьим выходом аналого-цифрового преобразовател , а выход соединен с третьим входом блока сравнени , формирователь строба запуска, первый вход которого объединен с четвертым входом формировател адрес-

0

25

векторов, и с выходом формировател

0

5

нуль-переходов, второй вход объединен с п тым входом формировател адрес- векторов, с первым входом временного распределител , с вторым вхо- дом аналого-цифрового преобразовать-, л и соединен с третьим выходом блока формировани контрольного сигнала, а выход соединен с вторым входом временного распределител , детектор экстремального значени , первый вход которого соединен с выходом входного блока, а второй вход соединен с четвертым выходом временного распределител , а также мультиплексный блок 0 выборки-хранени , первый, второй, третий и четвертый входы которого соединены соответственно с выходом детектора экстремального значени , с выходом квадратичного детектора, с выходом линейного детектора и с п тым выходом временного распределител , а выход соединен с третьим входом аналого-цифрового преобразовател , при этом, второй выход параллельно-последовательного интерфейса соединен с вторым входом блока формировани контрольного сигнала.
2. Устройство по п. 1, отличающеес тем, что формирователь адрес-векторов содержит пер-; вый и второй магистральные приемопередатчики , счетчик длительности интервалов , выход которого соединен с первым входом первого магистрального

5

0

5

10

приемопередатчика, последовательно соединенные регистр и нтфратор, выход которого соединен с первым входом второго магистрального приемопередатчика , формирователь запроса прерывани , первый вход которого соединен с выходом регистра, а второй вход объединен с вторым входом второго магистрального приемопередатчика , анализатор помех, первый вход которого объединен с первым С-входом регистра, второй вход объединен с вторым С-входом регистра, первый выход соединен с вторым входом 15 первого магистрального приемопередатчика , второй выход соединен с первым и вторым D-входами регистра, третий вход соединен с первым выходом первого магистрального приемопередатчика и с R-входом регистра, а третий и четвертый выходы соединены соответственно с третьим и четвертым С-входами регистра, п тый С-вход которого объединен с R-входом счетчика длительности интервалов, анализатор отказов, первый вход которого объединен с четвертым входом анализатора помех, второй вход объединен с п тым

при этом R-вход счетчика длительнос интервалов вл етс четвертым входом формировател адрес-векторов, первый и второй входы анализатора помех,, в рой вход анализатора отказов и седьмой и восьмой С-входы регистра вл ютс вторым входом формировател адрес-векторов , второй вход анализатор отказов вл етс п тым входом формировател адрес-векторов, четвертый и шестой входы анализатора помех вл ютс третьим входом формировател адрес-векторов, а второй выход первого магистрального приемопередатчика , второй вход селектора адреса, выход второго магистрального, приемопередатчика , выход формировател запроса прерываний и второй вход второго магистрального приемопередатчика вл ютс вторым входом формировател адрес-векторов.
3. Устройство по п. 1, отличающеес тем, что формирователь строба запуска содержит счетчик-распределитель , триггер, одно- вибратор, выход которого соединен с R-входом триггера и вл етс вы- ходом формировател строба запуска,

20

25

входом анализатора помех и с С-входом 30 a также элемент И, п тый вход которого вл етс первым входом формировател строба запуска, второй вход соединен с инверсным выходом триггера , а выход соединен с R-входом счет чика-распределител , С-вход которого 35 вл етс вторым входом формировател строба запуска, а первый и второй вы ходы соединены.соответственно с входом одновибратора и С-входом триггер

счетчика длительности интервалов, а выход соединен с шестым С-входом регистра , а также селектор адреса, первый вход которого соединен с третьим входом второго магистрального приемопередатчика и объединен с вторым выходом первого магистрального -приемопередатчика , третий вход которого соединен с выходом селектора адреса,

10

15

7835112

при этом R-вход счетчика длительности интервалов вл етс четвертым входом формировател адрес-векторов, первый и второй входы анализатора помех,, второй вход анализатора отказов и седьмой и восьмой С-входы регистра вл ютс вторым входом формировател адрес-векторов , второй вход анализатора отказов вл етс п тым входом формировател адрес-векторов, четвертый и шестой входы анализатора помех вл ютс третьим входом формировател адрес-векторов, а второй выход пер вого магистрального приемопередатчика , второй вход селектора адреса, выход второго магистрального, приемопередатчика , выход формировател запроса прерываний и второй вход второго магистрального приемопередатчика вл ютс вторым входом формировател адрес-векторов.

3. Устройство по п. 1, отличающеес тем, что формирователь строба запуска содержит счетчик-распределитель , триггер, одно- вибратор, выход которого соединен с R-входом триггера и вл етс вы- ходом формировател строба запуска,

20

25

a также элемент И, п тый вход которого вл етс первым входом формировател строба запуска, второй вход соединен с инверсным выходом триггера , а выход соединен с R-входом счетчика-распределител , С-вход которого вл етс вторым входом формировател строба запуска, а первый и второй выходы соединены.соответственно с входом одновибратора и С-входом триггера.

Фиг.З

п.

ж

3

ц к л м н о

пп

ФигЛ

п

ПП

П П

П

п

П

п

п

П

П.

ГЗ

Фиг. 5

IiI

a JLI

5II f i I I I I I I M I I I I I I t I I M I I

6II till

ппПQ.

Фиг. 6