SU1405022A1

SU1405022A1 - Устройство сравнени переменных напр жений по амплитуде

Info

Publication number: SU1405022A1
Application number: SU864151780A
Authority: SU
Inventors: Василий Григорьевич Покидышев; Геннадий Васильевич Фролов
Original assignee: Предприятие П/Я Р-6380
Priority date: 1986-11-25
Filing date: 1986-11-25
Publication date: 1988-06-23

Abstract

Изобретение относитс к импульсной технике и может быть использовано в цифровых мостах и компенсаторах переменного тока, а также в приборах измерени и контрол неэлектрическик величин электрическим методом. Изобретение обеспечивает повьшение надежности устройства, что достигаетс за счет уменьшени вли ни дрейфа. Устройство содержит элементы 1 и 2 согласовани , векторный преобразователь 3j включающий в себ сумматор 4 и элемент 5 вычитани напр жений, фазовращатель 6 и 10, усилители-ограничители 7,8 и 11, трехвходовой элемент И 9, п-1 дополнительных усилителей- ограничителей 12,-12„., и логический блок 13. Введение в данное устройство дополнительных усилителей-ограничителей в сочетании с логической обработкой формируемых сигналов позвол ет уменьшить вли ние дрейфа на качество сравнени и соответственно повысить эксплуатационную надежность предложенного устройства. 3 ил. (Л

Description

М

:л

S9

to

Фиг.1

Изобретение относитс к импульсно технике и может быть использовано в цифровых мостах и компенсаторах переменного тока, а также в приборах измерени и контрол неэлектрических величин электрическими методами.

Цель изобретени - повышение надежности за счет уменьшени вли ни дрейфа.

На фиг. 1 представлена структурна схема устройства сравнени переменных напр жений по амплитуде; на фиг. 2 - структурна схема логического блока; на фиг. 3 - временные диаграммы , по сн ющие работу.

Устройство сравнени переменных напр жений по амплитуде содержит первый и второй элементы 1 и 2 согласовани , входы которых вл ютс входами устройства, а выходы подключены к входам векторного преобразовател 3, включающего в себ сумматор 4 и эле- мент 5 вычитани напр жений, входы которых объединены и служат входами векторного преобразовател 3, а выходы - выходами векторного преобразовател 3, причем выход сумматора 4 напр жений через первый фазовращател 6 и непосредственно подключен к входам первого 7 и второго 8 основных усилителей-ограничителей, выходами подключенных к входам трехвходового элемента И 9, выход которого вл етс выходом устройства, при этом вход второго фазовращател 10 соединен с выходом элемента 5 вычитани , а выхо подсоединен к входу третьего основного усилител -ограничител 11 и входам п-1 дополнительных усилителей- ограничителей 1 2 „,, а выходы третьего.основного и дополнительных ограничителей 1, 12,-12f соединены с входами логического блока 13, выход которого соединен с третьим входом треквходового элемента И 9, причем логический блок 13. состоит из m р-входовых элементов И 14 и одного т-входовото элемента ИЛИ 15, а входы т-входового элемента ИЛИ 15 соединены с выходами m р-входовых элементов И 14, входы которых служат входами логинеского блок-а 13, а выход га-входового элемента ИЛИ 15 служит вькодом логического блока 13.

Устройство работает следующим образом .

Сравниваемые напр жени ,T, xsin(cot+Yx) и (cot-bYo),

5

0

5

0

5

0

5

0

5

где U , UQ величины амплитудных значений сравниваемых напр жений; Yj, Yg - фазовые сдвиги, поступают через элементы 1 и 2 согласовани в векторньй преобразователь 3. С помощью сумматора 4 и элемента 5 вычитани напр жений формируютс переменные напр жени U4(Ux+Uo) и Uj-CU -fjo), где и,., Ug- - величины напр жений на выходе блоков 4 и 5, которые затем сдвигаютс во времени фазовращател ми 6 и 10 на четверть периода. ;1П

2,

Далее ти сигналы, т.е. , и и Ujl , преобразуютс в усилител х-ограничител х 7,8 и 11 в импульсные последовательности, фронты которых совпадают с моментами пересечени синусоид входных сигналов с уровн ми ограничени .

Импульсные сигналы от двух усилителей-ограничителей 7 и 8 проход т в элемент И 9 непосредственно, а от оставшихс п усилителей-ограничителей 1 1, 1 2,-1 2 I,., поступают в логический блок 13 дл обработки о

В продессе этой обработки осуществл етс выбор такого сигнала, который наиболее близок к среднему значению и поэтому обладает наименьшим разбросом своих фронтов. Этой обработкой частично компенсируютс ошибки , возникающие из-за нестабильности уровней ограничени в узлах 7,8 и 11.

Работа логического блока 13 при по сн етс с помощью фиг. 3, на ..которой отражен процесс преобразовани синусоидального напр жени и выбора из импульсных сигналов сигнала с наименьшим разбросом фронтов. Если уровни ограничени усилителей-ограничителей 11,12, и 12 расположены относительно оси времени так, как показано на фиг, 3, то с выходов этих узлов будут получены сигналы, приведенные на строках 2,3 и 4. Их фронты смещены друг относительно друга на рассто нии и,,-и,., и U,,-U,4-i пропорциональные рассто ни м и . С помощью элементов И 14.1, 14.2 и 14.3 будут получены сигналы, изображенные на строках 5-7 фиг. 3. На строке 8 приведен сигнал с выхода элемента ИЛИ 15, который поступает на оставшийс вход элемента И 9. Из фиг. 3 видно, что сигнал U,g U,, вл етс истинным при заданном значении уровней ограничени .

Таким образом, включение нескольких дополнительных усилителей-ограничителей в цепь обработки сигнала разности входных напр жений позвол ет благодар логической обработке уменьшить вли ние нестабильностей уровней ограничени на результат сравнени .

При число m элементов 14.1, 14.2 и т.п. также равно 3, причем они выполнены двухвходовыми, т.е. . При элементы И в логическом блоке 15 должны быть выполнены трех- входовыми, т.е. , а их число (т) равно 10 и находитс по формуле где и , а ,l,2,...

п

Следовательно, введение дополнительных усилителей-ограничителей в сочетании с логической обработкой позвол ет уменьшить вли ние дрейфа на качество сравнени и тем самым повысить эксплуатационную надежность известного устройства.

Claims

Формула изобретени

Устройство сравнени переменных напр жений по амплитуде, содержащее векторный преобразователь, сое- 30 дополнительных усилителей-ограничите- то щий из сумматора и элемента вычитани напр жений, входы которых объединены и служат входами векторного преобразовател , а выходы сумматора и элемента вычитани вл ютс выходами векторного преобразовател .

35

лей, выход элемента ИЛИ служит выходом логического блока и соединен с третьим входом трехвходового элемента И, при этом п всегда нечетно, т.е. (где R О, 1, 2 ..), , а .,.

10

15

20

25

два элемента согласовани , выходы которых соединены с входами векторного преобразовател , два фазовращател , три основных усилител -ограничител и трехвходовой логический элемент И, а выход сумматора напр жений через первый фазовращатель и непосредственно подключен к входам первого и второго основных усилителей- ограничителей, выходы которых соединены с двум входами трехвходового элемента И, вход второго фазовращател подключен к выходу элемента вычитани напр жений, отличающеес тем, что, с целью повышени адежности, в него введены п1 дополнительных усилителей-ограничителей , входы которых вместе с входом третьего основного усилител - ограничител подключены к выходу второго фазовращател , и логический блок, состо щий из m р-входовых элементов И и одного т-входового элемента ИЛИ, причем входы элемента ИЛИ соединены с выходами р-входовых элементов И, входы которых служат входами логического блока и подключены к выходам третьего основного и всех

дополнительных усилителей-ограничите-

лей, выход элемента ИЛИ служит выходом логического блока и соединен с третьим входом трехвходового элемента И, при этом п всегда нечетно, т.е. (где R О, 1, 2 ..), , а .,.

Фиг.1