SU1388906A1 - Устройство дл перемножени аналоговых сигналов - Google Patents

Abstract

Изобретение относитс  к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретени   вл етс  повьшение точности работы. Устройство дл  перемножени  аналоговых сигналов содержит первую и вторую управл емые проводимости , выполненные на первом 1 и втором 2 полевых транзисторах,первый 3 и второй 4 операционные усилители , сумматор 5, первый 6 и второй 7 масштабные резисторы, суммирующе- вычитающий блок 8, входы первого 10 и второго 11 сигналов-сомножителей, вход напр жени  смещени  12, выход 13. Работа устройства перемножени  аналоговых сигналов основана на передаче первого сигнала-сомножител  с входа 10 через проводимости первого 1 и второго 2 полевых транзисторов , регулируемые вторым сигналом- сомножителем с входа 11. 1 ил. $ (Л

Description

20

Изобретение относит.с  к электрическим вычислительньп 1 устройствам и может быть нспользовано в аналоговых вычислительных машинах.

Цель изобретени  - повышение точности работы устройс гаа.

На чертеже изобра сена функциональна  схема устройства дл  перемноже- ;ни  аналоговых сигналов.

На схеме обозначеш первый 1 и второй 2 полевые транзисторы лервый Э и второй 4 операционные усилители:, |Сумматор 5, первый 6 и второй 7 мас- |штабные резисторы, сугмируюше-вычи- , с |тающий блок 8, шина 9 нулевого потен- щиала, вход Ю первого сигнала-сомно- ркител , вход 11 второго сигнала-со- ножител , вход 12 задани  напр же- |ни  смещени  и выход 13. j Устройство дл  перемножени  ана- |поговых сигналов работает следующим |образом.

: Первый сигнал-сомножитель с входа |10 подаетс  на истоки первого 1 и 25 ТОРОГО 2 полевьпс транзисторов, на |затворы которых подаютс  линейные Комбинации Uj -s-Uj и второго Ьигнала-сомножител  и напр жени  смеени  с выходов сут/мирующе-вычитающе- Го блока 8, Напр жени .со стоков пер- ого 1 и второго 2 нолевых транзисто- Ьов подаютс  на инвертирующие входы JiepBoro 3 и второго 4 операционных усилителей,

: Благодар  действ:ию глубокой отри- 35 (ательной обратной св зи через перый 6 и второй 7 масштабные резистоы разность напр жений между инвертирующим и неинвертирующим входами Лервого 3 и второго 4 операционных 0. усилителей близка к нулю, С учетом этсгго напр жени  на В1аходах первого 3 и второго 4 опера)дионных усилитеей соответственно равны;

30

-и SHI

8

(1)

ij ёсм г

-и,

8

(2)

де и

вы

ьп напр гкени  на выходах первого 3 и второго 4 операционных усилите- neuj -55 и - напр жение первого сигнала сомно штел  с входа 10j

g.

g

си..

- проводимости пер вого 1 и второго полевых транзисторов

g., , g - проводимости первого 6 и второго масштабных резисторов .

Напр жени  с выходов первого 3 и второго 4 операционных усилителей поступают на сумматор 5.

В сумматоре 5 производитс  сложение сигнала на первом входе с сигналом на втором входе, вз тым с противоположным знаком.

С учетом выражений (1) и (2) получают

и„

-и,

8СИ) gcwa g

(3)

с

5

0

где g g 4 g 4

Известно, что проводимость полевого транзистора  вл етс  нелинейной функцией от напр жени  сток - исток. Это Бызьшает по.грешность перемножени .

Если обеспечить равенство напр жений смещени  на затворах первого 1 и второго 2 полевых транзисторов и идентичность их параметров, то

2Ь

и

выц

8

и,, и

г }

(4)

25

35 0.

0

5

45

где Uj - напр жение второго сигнала- сомножител  с входа 11J b - коэффициент, определ емый параметрами полевого транзистора .

Из выражени  (4) следует, что напр жение на выходе 13 пропорционально произведению .первого и второго сигналов-сомножителей .

Claims (1)

1. Формула изобретени 

   Устройство дл  перемножени  аналоговых сигналов, содержащее первую и вторую управл емые проводимости, выполненные на первом и втором полевых транзисторах соответственно, пер вый и второй операционные усилители, между инвертирукицим входом и выходом каждого из которых включен соответствующий масштабный резистор, сумматор, выход которого  вл етс  выходом устройства , истоки первого и второго полевых транзисторов соединены, отличающеес  тем, что, с

   313889064

   целью повышени  точности работы, влевого транзистора  вл етс  входом

   него введен суммирук це-вычитающййпервого сигнала-сомножител  устройблок , первый и второй выходы которо-ства, входом второго сигнала-сомножиго подключены к затворам первого ител  которого  вл етс  первый вход

   второго полевых транзисторов соответ-суммирующе-вычитающего блока, второй

   ственно, стоки которых соединены свход которого  вл етс  входом зада-

   инвертирующими входами соответственнони  напр жени  смещени  устройства,

   первого и второго операционных усили-неинвертирующие входы первого и втотелей , выхрды KOTOIHJX подключены к fgiporo операционных усилителей соедивходам сумматора, исток первого по-нены с шиной нулевого потенциала.