SU524191A1

SU524191A1 - Аналоговое множительное устройство

Info

Publication number: SU524191A1
Application number: SU2097145A
Authority: SU
Inventors: Геннадий Васильевич Антонов; Александр Анатольевич Бердников; Владимир Андреевич Васильков; Иосиф Вульфович Гуревич
Original assignee: Ленинградский Электротехнический Институт Связи Им.Профессора М.А. Бонч-Бруевича
Priority date: 1975-01-16
Filing date: 1975-01-16
Publication date: 1976-08-05

Description

(54) АНАЛОГОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО

. . : ; , ; . ; . : - ;.; ,

Изобретение относитс к области устройств, выполн ющих арифметические операции и может найти применение, например, в системах обработки сигналов, алгоритм которых содержит операщао аналогового перемножени .

Известны миожительные устройства пр мого джстви , основанные на принципе управлени коэффициентом передачи управл емого аттенюатора , в состав которых вход т управл емые резисторы , например полевые транзисторы l 2;J.

Болышшство известнь1Х устройств зтого типа характеризуетс относительно низкой точностью и стабильностью.

Шиболее близким техническим решением к данному изобретению вл етс ашлоговое множйтельное устройство, содержащее входной диффе: ренциальный операционный усилитель, инвертирующий вход которого подключен через первьш и второй входные масщтабные резисторы соответственно к источнику первого перемножаемого сигнала и источнику напр жени смещени , а неинвертирующий через третий масштабньш резистор - к ншне нулевого потенциала, первый и второй управл емые резисторы, вьшолненные, например, на полевых транзисторах, масштабные резисторы, де2

лнтель напр жени и выход1гой дифференциальный операционньш усилитель з .

Недостатком такого множительного устройства вл етс относительна сложность конструкции .

Целью изобретени вл етс повышение точности работы и упрощение устройства.

Поставленна цель достигаетс тем, что в

i предложенном устройстве первые выводы обоих управл емых резисторов соединены с ншной нулевого потенциала. Второй вьшод первого управ:л емого резистора подключен через четвертый и п тый масщтабные резисторы соответственно к неинвертирующему входу входного дифференциальнго операционного усилител н к инвертирующему , входу выходного; днфферешщального операционного усилител , который через щестой масщтабньш резистор подсоединен к источнику второго перемножаемого сигнала. Второй вывод второго управл емого резистора соединен с неинвертирующим входом выходного дифференциального операционного усилител , через делитель напр жени подключен к своему унравл юхцему входу, а через седьмой и восьмой масштабные резисторы соответственно к источнику второго перемножаеренциального операционного усилител ; управл ющий вход первого управл емого резистора соединен с выходом входного дифференциального операционного уонлител . Источники информации, прин тые во внимание при экспертизе: 1. Патент США №: 3517601, кл. 235-194, . в 1971 г. 2. Патент США N 3517.178, кл. 235-194, опубл. в 1972 г. 3. А. К.ЭД. MiEEei, Temperaiure- cawpensated aneeogrmuetiptief fliectPOTiics tett€rs ,9th Septewbei,Y9rf, Vog 7, V«.