RU2878U1 - Устройство для выполнения арифметических операций (варианты) - Google Patents
Устройство для выполнения арифметических операций (варианты) Download PDFInfo
- Publication number
- RU2878U1 RU2878U1 SU5014949/09U SU5014949U RU2878U1 RU 2878 U1 RU2878 U1 RU 2878U1 SU 5014949/09 U SU5014949/09 U SU 5014949/09U SU 5014949 U SU5014949 U SU 5014949U RU 2878 U1 RU2878 U1 RU 2878U1
- Authority
- RU
- Russia
- Prior art keywords
- input
- digital
- output
- analog
- converter
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
1. Устройство для выполнения арифметических операций, содержащее операционный усилитель и первый цифроаналоговый преобразователь, аналоговый вход которого соединен с выходным зажимом устройства и подключен к выходу операционного усилителя, неинвертирующий вход которого соединен с общей шиной устройства, а инвертирующий вход подключен к выходу первого цифроаналогового преобразователя, отличающееся тем, что в него дополнительно введены первый и второй аналого-цифровые преобразователи, а также второй цифроаналоговый преобразователь, выход которого соединен с инвертирующим входом операционного усилителя, а аналоговый вход подключен к первому входному зажиму устройства, цифровой вход второго цифроаналогового преобразователя подключен к информационному выходу первого аналого-цифрового преобразователя, информационный вход которого подключен к второму входному зажиму устройства, а вход опорного направления подключен к пятому входному зажиму устройства, третий входной зажим которого соединен с информационным входом второго аналого-цифрового преобразователя, вход опорного напряжения которого подключен к четвертому входному зажиму устройства, а информационный выход соединен с цифровым входом первого цифроаналогового преобразователя.2. Устройство для выполнения арифметических операций, содержащее операционный усилитель и первый цифроаналоговый преобразователь, аналоговый вход которого соединен с выходным зажимом устройства и подключен к выходу операционного усилителя, неинвертирующий вход которого соединен с общей шиной устройства, а инвертирующий вход подключен к выходу первого цифроанало
Description
УШШЕРСАЛЬНОЕ ШОЖТЕЛЬНО-ДЕЖТЕЛЬНОЕ УСТРОЙСТВО ЕИДАКОВА В.Ф.
Предполагаемое изобретение относится к области вычислительной техники и может использоваться в различных гибридных аналого-цифровых устройствах и системах для обработки аналоговых сигналов с целью выполнения различных множительно-делительных операций.
Известно множительное устройство на тиритах Д/, содержащее операционные усилители, диоды, тириты, термисторы, масштабные резисторы.
Недостатками известного устройства является сравнительно большая погрешность, обусловленная зависимостью сопротивления тиритов от температуры, а также узкие функциональные возможности - оно предназначено для умножения двух входных сигналов.
Известно также устройство для перемножения аналоговых сигналов /2/, содержащее управляемые полевые транзисторы, операционные усилители, масштабирующие резисторы, блок вычитания, основной и дополнительный сумматоры, блок разделения сигналов.
Недостатками аналога являются узкие функциональные возможности и невысокая точность из-за нелинейности проводимости полевых транзисторов в зависимости от напряжения сток-исток, а также из-за неидентичности параметров транзисторов во всем диапазоне рабочих напряжений.
Известно множительно-делительное устройство /3/, содержащее операционные усилители, масштабные и токоограничивающие резисторы, компенсируюшие резисторы, логарифйирумцие и антилогарифмирующие транзисторы.
Ермаков Владимир Филиппович e06G 7Д6,
еоб1 1/00
Недостатками этого устройства являются узкие функциональные возможности и невысокая точность (как укаяано в /3/, погрешность устройства составляет 4 % из-за неидентичности используемых в схеме устройства транзисторов.
Аналогом предлагаемого устройства также является перемножитель электрических сигналов /4/, содержащий источник опорного напряжения, сумматоры, блоки вычитания, модуляторы, блок умножения, демодулятор, фильтр низких частот, блок синхронизации.
Недостатками аналога являются узкие функциональные возможности, сложность и невысокая точность, а также ограниченное быстродействие.
Наиболее близким техническим решением к предлагаемому является цифро-аналоговый преобразователь для деления /5/, содержащий операционный усилитель, цифро-аналоговый преобразователь и входной резистор.
Недостатком прототипа являются его узкие функциональные возможности , поскольку он предназначен только для деления аналогового сигнала на цифровой код.
Цель предполагаемого изобретения - расширение функциональных возможностей устройства за счет расширения класса решаемых задач путем получения произведения трех аналоговых сигналов, деленного на произведение двух аналоговых сигналов.
Указанная цель достигается тем, что в цифро-аналоговый преобразователь для деления, содержащий операционный усилитель и первый цифро-аналоговый преобразователь, аналоговый вход которого соединен с выходным зажимом устройства и подключен к выходу операционного усилителя, неинвертирующий вход которого соединен с общей шиной устройства, а инвертирующий вход подгслючен к выходу первого цифро-аналогового преобразователя, дополнительно введены первый и второй аналого-цифровые преобразователи, а также второй цифроаналоговый преобразователь, выход которого соединен с инвертирующий входом операционного усилителя, а аналоговый вход подключен к первому входному зажиму устройства, цифровой вход второго цифро-аналогового преобразователя подключен к информационнсжу выходу первого аналого-цифрового преобразователя, информационный вход которого подключен ко второму входному зажиму устройства, а вход опорного напряжения подключен к пятому входному зажиму устройства, третий входной зажим которого соединен с информационным входом второго аналого-цифрового преобразователя, вход опорного напряжения которого подключен к четвертому входному зажиму устройства, а информационный выход соединен с цифровым входом первого цифро-аналогового преобразователя.
С целью применения устройства для вычисления произведения двух сигналов, деленного на третий сигнал, в него дополнительно введен первый источник опорного напряжения, выход которого соединен со входами опорного напряжения первого и второго аналого-цифровых преобразователей.
С целью применения устройства для вычисления произведения двух входных сигналов, информационный вход второго аналого-цифрового преобразователя подключен к выходу первого источника опорного напряжения.
С целью применения устройства для вычисления частного от деления двух входных сигналов, информационный вход первого аналогоцифрового преобразователя подключен к выходу первого источника опорного напряжения.
С целью применения устройства для возведения в квадрат входного сигнала, первый и второй входные зажимы устройства объединены в один входной зажим.
С целью применения устройства для вычисления обратной функции входного сигнала, аналоговый вход второго цифро-аналогового преобразователя подключен к выходу первого источника опорного напряжения.
С целью применения устройства для вычисления произведения трех входных сигналов, в него дополнительно введены первый и второй источники опо|)ного напряжения, причем вход опорного напряжения первого аналого-цифрового преобразователя подключен к выходу первого источника опорного напряжения, а информационный вход второго аналого-цифрового преобразователя подключен к выходу второго источника опорного напряжения.
С целью применения устройства для возведения в куб входного сигнала, первый, второй и четвертый входные зажимы устройства объединены в один входной зажим.
С целью применения устройства дтш вычисления обратно-квадратической функции входного сигнала, в него дополнительно введены первый и второй источники опорного напряжения, к выходу первого из которых подключены вход опорного напряжения второго аналого-цифрового преобразователя и аналоговый вход второго цифро-аналогового преобразователя, а третий и пятый входные зажимы устройства объединены в один входной зажим.
у/
с целью обеспечения функциональных возможностей устройства во всем диапазоне входных сигналов, выходное напряжение первого источника опорного напряжения задается больше максимального значения входных сигналов.
С целью обеспечения удобства в эксплуатации устройства, выходное напряжение второго источника опорного напряжения задается равным ширине младшего значащего разряда аналого-цифровых преобразователей.
Существенными отличиями предлагаемого технического решения являются отличия, изложенные в отличительной части п.1 формулы изобретения, а также отличия, изложенные в дополнительных пунктах формулы, inii iiiJiHHgi поскольку эти отличия обеспечивают достижение положительного эффекта - расширение функциональных возможностей устройства по сравнению с известными техническими решениями при достаточно высокой точности.
На фиг.1 представлена схема множительно-делительного устройства, а на фиг.2 -УЗ показаны варианты применения устройства для выполнения различных операций умножения или деления аналоговых сигналов.
Универсальное множительно-делительное устройство (1ЛД7) содержит (см. фиг.1) первый I, второй 2, третий 3, четвертый 4 и пятый
5 входные за}кимы устройства, выходной 6 за}шм устройства, подключенный к выходу операционного усилителя (07) 7, объединенному с аналоговым входом первого цифро-аналогового преобразователя (ЦАП) 8, выход которого соединен с выходом второго ЦАП 9 и с инвертируйпрш входом ОУ 7, неинвертирующий вход которого соединен с общей шиной устройства, первый входной зажим I устройства соединен с
. ТТЛП с/5
аналоговым входом -первого ЦАП gff цифровой вход которого подключен к информационному выходу первого аналого-цифрового преобразователя (Alin) 10, информационный вход которого подключен ко второму входному зазшму 2 устройства, а вход опорного напряжения подхигочен к пятому входному за}шму 5 устройства, третий входной за:ким 3 которого соединен с информационным входом второго АЦП II, вход опорного напряжения которого подключен к четвертому входному за:химу 4 устройства, а информационный выход соединен с цифровым входом первого ЦАП 8.
устройства, подключенный к выходу ОУ 7, объединенному с аналоговым входом первого ЦАП 8, выход которого соединен с выходом второго ЦАП 9 и с инвертирующим входом ОУ 7, неинвертирующий вход которого соединен с общей шиной устройства, первый входной зашш I устройства соединен с аналоговым входом первого ЦАП 8, цифровой вход которого подключен к информационному выходу первого АЦП 10, информационный вход которого подключен ко второму входному за:5иму 2 устройства, третий входной зажим 3 которого соединен с информационным входом второго АЦП II, вход опорного напряжения которого объединен со входом опорного напряжения первого АЦП 10 и подключен к выходу шшшш первого источника 12 опорного напряжения (ИОН).
Схема пршуюнения для вычисления произведения двух входных сигналов (см. фиг.З) содержит первый входной за}шм I, соединенный с аналоговыгл входом второго ЦАП 9, выход которого объединен с выходом первого ДАЛ 8 и соединен с инвертирующим входом ОУ 7, неинвертирующий вход которого соединен с общей шиной устройства, а выход объединен с аналоговым входом первого ЦАП 8 и соединен с выходнырл 6 устройства, второй входной зажим 2 которого соединен с информационным входом первого АЦП 10, информационный выход которого соединен с цифровым входом второго ЦАП 9, а вход опорного напря хения объединен со входом опорного напрянсения и информационным входом второго АЦП II и подключен к выходу liOH 12, информационный выход второго АЦП II соединен с цифровым входом первого ЦАП 8.
Схема, изображенная на фиг.З, может быть заменена более простой эквивалентной схемой, изображенной на фиг.4 и содерс-кащей первый входной зажим I, соединенный с аналоговым входом второго ЦАП 9, выход которого соединен с инвертирующим входом ОУ 7, связанным через резистор 13 обратной связи (ОС) с выходным зажимом б устройства, по,1цслюченным к выходу ОУ 7, неинвертирующий вход которого соединен с общей шиной устройства, второй входной за.шм 2 которого соединен с информационным входом первого АЦП Ю, информационный выход которого соединен с цифровым входом второго ЦАП 9, а вход опорного напря кения подключен к выходу ИОН 12.
Схема применения МДУ для вычисления частного от деления двух входных сигналов (см. фиг.5) содержит первый входной за:ким I, соединенный с аналоговым входом второго ЦАП 9, выход которого объединен с выходом первого ЦАП 8 и соединен с инвертирующим входом ОУ 7, неинвертирующий вход которого соеданен с общей шиной устройства, а выход объединен с аналоговым входом первого ЦАП 8 и соединен с выходным залашом 6 устройства, третий входной зажим 3 которого соf го
единен с информационным входом второго АЦП II, информавдонный выход которого соединен с цифровым входом первого ЩЛ 8, а вход опорного напряжения подключен к выходу КОН 12 и объединен со входом опорного напряжения и информационным входом первого АЦП 10, информационный выход которого соединен с цифровым входом второго ШШ 9. Схема, изображенная на фиг.5, может быть заменена более простой эквивалентной схемой, изображенной на фиг,б и содержащей первый входной за}шм I, соединенный через входной резистор 14 с инвертирующим входом ОУ 7, объединенным с выходом первого ЦАП 8, аналоговый вход которого объединен с выходом 07 7 и соединен с выходным зажимом 6 устройства, третий входной зажим 3 которого соединен с информационным входом второго АЦП II, вход опорного напря;5ения которого подключен к выходу первого ИОН 12, а информационный выход соединен с цифровым входом первого ЦАП 8, неинвертирующий вход ОУ
7соединен с общей шиной устройства.
Схема применения IW для возведения в квадрат входного сигнала (см. фиг.7) содер:шт входной зажим 15, соединенный с объединенными аналоговым входом второго ЦАП 9 и информационным входом первого АПЩО, информационный выход которого соединен с цифровым входом второго ЦАП 9, выход которого объединен с выходом первого ЦАП
8и соединен с инвертирующим входом ОУ 7, выход которого соединен с аналоговы1 д входом первого ЦАП 8 и с выходным зажимом 6 устройства, а неинвертирующий вход соединен с общей шиной устройства, выход ИОН 12 соединен с объединенными входами опорного напрягкения первого 10 и второго II АЩ и с информационным входом второго АЦП
II, информационный выход которого соединен с цифровым входсм первого ЦАП 8.
Схема, изображенная на фиг.7, может быть заменена более простой эквивалентной схемой, изображенной на фиг.8 и содержащей входной зажим 15, соединенный с объеданенными аналоговым входом второго ЦАП 9 и информационным входом первого ЦАП 10, вход опорного напряжения которого подключен к выходу первого ИОН 12, а информационный выход соединен с цифровым входом второго ЦАП 9, выход которого соединен с инвертирующим входсж ОУ 7, связанным через резистор 13 ОС с выходным зажимом б устройства, подключенным к выходу ОУ 7, неинвертирующий вход которого соединен с общей шиной устройства.
Схема применения ГЛДУ для вычисления обратной функции входного сигнала (см. фиг.9) содержит третий входной заулш 3, соединенный с информационным входом второго АЦП II, вход опорного напряжения которого объединен со входом опорного напряжения еервого АЦП 10, го 14 9
и информаодонным входом первого АЦП 10, а таюке аналоговым входом второго ЦАП 9 ж подключен к выходу первого РЮН 12, а информационный выход ооединен о цифровым входом первого ЦАП 8, аналоговый вход которого ооединен с выходным зазкимом 6 устройства и подключен к выходу ОУ 7, неинвертирующий вход которого соединен с общей шиной устройства, а инвертирующий вход подключен к объединенным выходам первого ЦАП 8 и второго ЦАЛ 9, цифровой вход которого подключен к информационному выходу первого АЦП 10.
Схема, изображенная на фиг.9, может быть заменена более простой эквивалентной схемой, изображенной на фиг.10 и содержащей третий входной зажим 3, соединенный с ийформационным входом второго АЦП II, вход опорного напряжения которого подключен к выходу первого ИОН 12 и через входной резистор 14 соединен с инвертирующим входом ОУ 7, подключенным к выходу первого ЦАЛ 8, цифровой вход которого подключен к информационному выходу второго АЦП II, а аналоговый вход соединен с выходншл зажимом о устройства и подключен к выходу ОУ 7, неинвертирующий вход которого соединен с общей шиной устройства.
Схема применения 1Щ для вычисления произведения трех входных сигналов (см. фиг.II) содержит первый входной зажим I, соединенный с аналоговым входом второго ЦАП 9, цифровой вход которого подключен к информационному выходу первого АЦП 10, информационный вход которого подключен ко второму входному зажиму 2 устройства, а вход опорного напряжения подключен к выходу первого ИОН 12, четвертый входной заг-сим 4 устройства соединен со входом опорного напряжения второго АЦП II, информационный вход которого подключен к выходу второго ИОН 16, а информационный выход соединен с цифровым входом первого ЦАП 8, аналоговый вход которого соединен с выходным залШмом 6 устройства и подключен к выходу ОУ 7, инвертирующий вход которого подключен к объединенным выходам первого 8 и второго 9 ЦАП, а неинвертирующий вход соединен с общей шиной устройства.
Схема применения МДУ для возведения в куб входного сигнала (см. фиг.12) содержит входной 15, соединенный с объединенными входом опорного напря)1хения второго АЦП II, аналоговым входом второго ЦАП 9 и информационным входом первого АЦП 10, вход опорного напряжения которого подключен к выходу первого ИОН 12, а информационный выход соединен с цифровым входом второго ЦАП 9, выход которого объединен с выходом первого ЦАП 8 и соединен с инвертирующим входом ОУ 7, неинвертирующий вход которого соединен с общей шиной устройства, а выход соединен с выходным зазшлюм б устройства и анау /7)W
Л
ЛОГОВЫГЛ входом первого ДАЛ 8, цифровой вход которого подключен к информационному выходу второго АЦП II, информационный вход которого подключен к выходу второго ИОН 16.
Схема применения IvIJiJ для вычисления обратно-квадратической функции входного сигнала (ом. фиг.13) содержит входной за:шм 15, соединенный с объединенными информационным входом второго АЦП II и входом опорного напряжения первого АЦП 10, информационный вход которого подключен к выходу второго ИОН 16, а информационный выход соединен с цифровым входом второго ДАЙ 9, выход которого объединен с выходом первого ЦАП 8 и соединен с инвертирующим входом 07 7, неинвертирующий вход которого соединен с общей шиной устройства, а выход соединен с выходным зажимом 6 устройства и аналоговыг ч входом первого ЦАП 8, цифровой вход которого подключен к информационному выходу второго АЦП II, вход опорного напршсения которого объединен с аналоговым входом второго ЦАП 9 и по,дключен к выходу первого ИОН 12.
С целью обеспечения функциональных возмо}шостей во всем диапашш зоне входных сигналов, а также с целью обеспечения удобства в эксплуатации схем применения МД7, изображенных на фиг.2 - 13, выходное напршюние первого ИОН 12 UQ задается больше максимального значения входных сигналов, а выходное напряжение второго ИОН 16 задается равным ширине младшего значащего разряда (МЗР) первого 10 и второго II АЦП: At/,
Для обеспечеьшя высокого быстродействия МД7 целесообразно в его схеме использовать быстродействующие ЦАП 8 и 9 и АЦП 10 и II следящего типа, у которых выходной код изменяется при изменении входного сигнала на ширину МЗР. В этом случае устройством могут обрабатываться не только постоянные входные напряжения, но и изменяю1Щ1еся с частотой до нескольких десятков кГц напряжения.
Для простоты дальнейших пояснений будем будом считать идентичными, соответственно, АЦП 10 и II, а также ЦАП 8 и 9.
Рассмотрим работу схемы IW, изображенной на фиг.1.
К информационному входу первого АЦП 10 приложено напряжение и. , ) к его входу опорного напряжения приложено напряжение в . Следовательно, код на цифровом выходе АЦП 10 равняется
..
j где вом где (счи устр по ф Полный код М определяется по формуле М - 2.- ) число двоичных разрядов АЦП 10 и II, а ЦАП 8 и 9. СоответственнЬ, ко д на цифровых выходах второго АЦП II равен /C,-JM.(3) Проводимость первого ЦАП 8 пропорциональна коду на его цифровходе. . -..;г К - коэффициент пропорциональности. Аналогично .для второго ЦАП 9 А . -|-Af/(.(5) Соответственно, эквивалентные сопротивления ЦАП 8 и 9 равны /е - - сб) мк i / 3 2. Коэффициент передачи схемы 1ЛДУ между I и 6 зажимами равняется таем коэффициент усиления 07 7 бесконечно большим) и -Ь - - г Л//С Связь ме}кду напряжением X , приложенным к I входному sasmiy ойства, и выходным напряжением ГуЩУ V может быть определена ормуле Af
При использовании Щ посхеме, изображенной на фиг.2, д : п: Uani случае выходное напрязкение }Щ равняется
х- ikLi
л -т
(10)
При использовании ЫДУ по схеме, изображенной на фиг.З jS г: trr Uoni - случае выходное напряжение МД7 равняется
-i;;-SS -c Л - ™
где /. :г - постоянный коэфйициент пропорциональности.
Учитывая, что на выходе второго АЦП II непрерывно присутствует полный код М, совокупность элементов устройства 8 и II в схеме на фиг.З может быть заменена на эквивалентный резистор 13 (см. фиг.4), сопротивление которого / равняется сопротивлению первого ЩП 8 при полном коде на его цифровом входе.
Таким образом, на фиг.З изображена схема универсального ГЛДУ, которая применена, в частности, в одном из вариантов использования для вычисления произведения двзгх входных сигналов.
Более простая схема на фиг.4 эквивалентна по фушэдюнальным возможностям схеме, изображенной на фиг.З, но с её помощью мо:кет вычисляться только произведение двух входных сигналов.
При использовании 1Щ по схеме на фиг.5 - и г Uorii В этом случае из формулы (9) получаем
Г Uon ТГ /TON
- 2 1)
где Ку оп постоянный коэффициент пропорциональности.
На фиг.6 изображена упрощенная схема, эквивалентная схеме на фиг.5 по функциональным возможностям.
При использовании Ш по схеме на фиг.7 - оп з и- и В этом случае из (9) получаем
/f -iwg
де
Упрощенная схема на фиг.8 эквивалентна схеме на фиг.7 по функциональным возмо шостя-л.
При использовании ГЩ по схеме на фиг.Э j :i:X-jj/ i - Из (9) получаем
И Ui n UomUoM ±. гтА
Т5:;г
гдге /С - постоянный коэффициент пропорщюнальности.
Упрощенная схема на фиг.10 эквивалентна схеме на фиг.9 по функциональным возможностям.
При использовании ЩУ по схеме на фиг.II JS . 2: - 17оп2. - А . Из (9) получаем
../.(15)
. . / Ч
где К - постоянный коэффициент пропорциональности, равный
/ .(16)
П2.
Учитывая, что
.
ползгчим
/A/-f У
,.j 4.
M-f
При использовании МДУ по схеме на фиг. 12 в Ucni з:С па-АСГ :Х уггС7:
Из (9) получаем
Г Л% )
При использовании ВДУ по§хеме на фиг, 13 о ОС Uoni U - Uon2.Б - У. Из (9) получаем
где Kg - постоянный коэффициент пропорциональности, с учетом формулы (17), равный
Кгт2. j- r-r L/ОП ЦрЩ/ jx
С7,-t a- - TTTf ЛТТТ
Положительный эффект от применения предлагаемого устройства по сравнению с известными техническими решениями заключается в расширении класса решаемьк задач путем вычисления с его помощью: I) произведения трех аналоговых сигналов, деленного на произведение двух аналоговых сигналов; 2) произведения двух сигналов, деленного на третий сигнал; 3) произведения двух входных сигналов; 4) частного от деления двух входных сигналов; 5) Квадрата входного сигнала; 6) обратной функции входного сигнала; 7) произведения трех входных сигналов; 8) куба входного сигнала; 9) обратно-квадратической функции входного сигнала. Схема устройства проста, она реализуется на широко распространенных интегральных микросхемах отечественного производства. Лдя доведения предполагаемого изобретения до промышленного использования достаточно 3 месяцев.
Список источников информации, принятых во внимание при составлении описания заявки:
1.Коган Б.Я. Электронные моделирущие устройства и их применение для исследования систем автоматического регулирования. - М.: Госиздат физико-математической литературы, 1963. - С. 268.
2.А.с. 1550539 СССР, кл. S06S 7/16, 1988.
3.А.с. 1543426 СССР, кл. e06G 7Дб, 1987.
4.А.с. 1589294 СССР, кл. 6066 7/16, 1988.
5.Титце У., Шенк К. Полупроводниковая схемотехника. - М.: Шр, 1982. - С. 452 (прототип). Автор: /A/Zx
n)(f9
11 В.Ф.Ермаков
Claims (9)
1. Устройство для выполнения арифметических операций, содержащее операционный усилитель и первый цифроаналоговый преобразователь, аналоговый вход которого соединен с выходным зажимом устройства и подключен к выходу операционного усилителя, неинвертирующий вход которого соединен с общей шиной устройства, а инвертирующий вход подключен к выходу первого цифроаналогового преобразователя, отличающееся тем, что в него дополнительно введены первый и второй аналого-цифровые преобразователи, а также второй цифроаналоговый преобразователь, выход которого соединен с инвертирующим входом операционного усилителя, а аналоговый вход подключен к первому входному зажиму устройства, цифровой вход второго цифроаналогового преобразователя подключен к информационному выходу первого аналого-цифрового преобразователя, информационный вход которого подключен к второму входному зажиму устройства, а вход опорного направления подключен к пятому входному зажиму устройства, третий входной зажим которого соединен с информационным входом второго аналого-цифрового преобразователя, вход опорного напряжения которого подключен к четвертому входному зажиму устройства, а информационный выход соединен с цифровым входом первого цифроаналогового преобразователя.
2. Устройство для выполнения арифметических операций, содержащее операционный усилитель и первый цифроаналоговый преобразователь, аналоговый вход которого соединен с выходным зажимом устройства и подключен к выходу операционного усилителя, неинвертирующий вход которого соединен с общей шиной устройства, а инвертирующий вход подключен к выходу первого цифроаналогового преобразователя, отличающееся тем, что в него дополнительно введены первый и второй аналого-цифровые преобразователи, источник опорного напряжения, а также второй цифроаналоговый преобразователь, выход которого соединен с инвертирующим входом операционного усилителя, а аналоговый вход подключен к первому входному зажиму устройства, цифровой вход второго цифроаналогового преобразователя, подключен к информационному выходу первого аналого-цифрового преобразователя информационный вход которого подключен к второму входному зажиму устройства, а вход опорного напряжения подключен к выходу источника опорного напряжения, соединенному с входом опорного напряжения второго аналого-цифрового преобразователя, информационный вход которого подключен к третьему входному зажиму устройства, а информационный выход соединен с цифровым входом первого цифроаналогового преобразователя.
3. Устройство для выполнения арифметических операций, содержащее цифроаналоговый преобразователь, операционный усилитель и резистор, первый вывод которого соединен с выходом цифроаналогового преобразователя и инвертирующим входом операционного усилителя, неинвертирующий вход которого соединен с общей шиной устройства, а выход соединен с выходным зажимом устройства, отличающееся тем, что в него дополнительно введены источник опрного напряжения и аналого-цифровой преобразователь, информационный вход которого подключен к второму зажиму устройства, вход опорного напряжения подключен к выходу источника опорного напряжения, а информационный выход соединен с цифровым входом цифроаналогового преобразователя, аналоговый вход которого подключен к первому входному устройства, второй вывод резистора подключен к выходу операционного усилителя.
4. Устройство для выполнения арифметических операций, содержащее цифро-аналоговый преобразователь, операционный усилитель и резистор, первый вывод которого подключен к первому входному зажиму устройства, а второй вывод подключен к выходу цифро-аналогового преобразователя и соединен с инвертирующим входом операционного усилителя, инвертирующий вход которого соединен с общей шиной устройства, а выход соединен с аналоговым входом цифроаналогового преобразователя и входным зажимом устройства, отличающееся тем, что в него дополнительно введены источник опорного напряжения и аналого-цифровой преобразователь, информационный вход которого подключен к второму входному зажиму устройства, вход опорного напряжения подключен к выходу источника опорного напряжения, а информационный выход соединен с цифровым входом цифроаналогового преобразователя.
5. Устройство для выполнения арифметических операций, содержащее цифро-аналоговый преобразователь, операционный усилитель и резистор, первый вывод которого соединен с выходом цифроаналогового преобразователя и инвертирующим входом операционного усилителя, неинвертирующий вход которого соединен с общей шиной устройства, а выход соединен с выходным зажимом устройства, отличающееся тем, что в него дополнительно введены источник опорного напряжения и аналого-цифровой преобразователь, информационный вход которого объединен с аналоговым входом цифроаналогового преобразователя и подключен к входному зажиму устройства, выход источника опорного напряжения соединен с входом опорного напряжения аналого-цифрового преобразователя, информационный выход которого соединен с цифровым входом цифроаналогового преобразователя, второй вывод резистора соединен с выходным зажимом устройства.
6. Устройство для выполнения арифметических операций, содержащее цифроаналоговый преобразователь, операционный усилитель и резистор, первый вывод которого подключен к выходу цифроаналогового преобразователя и соединен с инвертирующим входом операционного усилителя, неинвертирующий вход которого соединен с общей шиной устройства, а выход соединен с аналоговым входом цифроаналогового преобразователя и выходным зажимом устройства, отличающееся тем, что в него дополнительно введены аналого-цифровой преобразователь и источник опорного напряжения, выход которого соединен с вторым выводом резистора и входом опорного напряжения аналого-цифрового преобразователя, информационный вход которого подключен к входному зажиму устройства, а информационный выход соединен с цифровым входом цифро-аналогового преобразователя.
7. Устройство для выполнения арифметических операций, содержащее усилитель и первый цифроаналоговый преобразователь, выход которого соединен с инвертирующим входом операционного усилителя, неинвертирующий вход которого соединен с общей шиной устройства, а выход соединен с аналоговым входом первого цифроаналогового преобразователя и выходным зажимом устройства, отличающееся тем, что в него дополнительно введены первый и второй аналого-цифровые преобразователи, первый и второй источники опорного напряжения, а также второй цифроаналоговый преобразователь, аналоговый вход которого подключен к первому входному зажиму устройства, выход соединен с инвертирующим входом операционного усилителя, а цифровой вход подключен к информационному выходу первого аналого-цифрового преобразователя, информационный вход которого подключен к второму входному зажиму устройства, а вход опорного напряжения подключен к выходу первого источника опорного напряжения, третий входной зажим устройства соединен с входом опорного напряжения второго аналого-цифрового преобразователя, информационный вход которого подключен к выходу второго источника опорного напряжения, а информационный выход соединен с цифровым входом первого цифроаналогового преобразователя.
8. Устройство для выполнения арифметических операций, содержащее операционный усилитель и первый цифроаналоговый преобразовтель, выход которого соединен с инвертирующим входом операционного усилителя, неинвертирующий вход которого соединен с общей шиной устройства, а выход соединен с аналоговым входом первого цифроаналогового преобразователя и выходным зажимом устройства, отличающееся тем, что в него дополнительно введены первый и второй аналого-цифровые преобразователи, первый и второй источники опорного напряжения, а также второй цифроаналоговый преобразователь, аналоговый вход которого подключен к входному зажиму устройства, соединенному с входом опорного напряжения второго аналого-цифрового преобразователя и информационным входом первого аналого-цифрового преобразователя, вход опорного напряжения которого подключен к выходу первого источника опорного напряжения, информационный выход соединен с цифровым входом второго цифроаналогового преобразователя, выход которого соединен с инвертирующим входом операционного усилителя, выход второго источника опорного напряжения соединен с информационным входом второго аналого-цифрового преобразователя, информационный выход которого соединен с цифровым входом первого цифроаналогового преобразователя.
9. Устройство для выполнения арифметических операций, содержащее операционный усилитель и первый цифроаналоговый преобразователь, выход которого соединен с инвертирующим входом операционного усилителя, неинвертирующий вход которого соединен с общей шиной устройства, а выход соединен с аналоговым входом первого цифроаналогового преобразователя и выходным зажимом устройства, отличающееся тем, что в него дополгительно введены первый и второй аналого-цифровые преобразователи, первый и второй источники опорного напряжения, а также второй цифроаналоговый преобразователь, выход которого соединен с инвертирующим входом операционного усилителя, а цифровой вход подключен к информационному выходу первого аналого-цифрового преобразователя, информационный вход которого подключен к выходу первого источника опорного напряжения, а вход опорного напряжения подключен к входному зажиму устройства, соединенному с информационным входом второго аналого-цифрового преобразователя, информационный выход которого соединен с цифровым входом первого цифро-аналогового преобразователя, а вход опорного напряжения подключен к выходу второго источника опорного напряжения, соединенному с аналоговым входом второго цифроаналогового преобразователя.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5014949/09U RU2878U1 (ru) | 1991-07-15 | 1991-07-15 | Устройство для выполнения арифметических операций (варианты) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5014949/09U RU2878U1 (ru) | 1991-07-15 | 1991-07-15 | Устройство для выполнения арифметических операций (варианты) |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2878U1 true RU2878U1 (ru) | 1996-09-16 |
Family
ID=48265157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU5014949/09U RU2878U1 (ru) | 1991-07-15 | 1991-07-15 | Устройство для выполнения арифметических операций (варианты) |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2878U1 (ru) |
-
1991
- 1991-07-15 RU SU5014949/09U patent/RU2878U1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Liu et al. | CMOS analog divider and four-quadrant multiplier using pool circuits | |
DE3279459D1 (en) | Processing circuits for operating on digital data words which are elements of a galois field | |
KR100219036B1 (ko) | 저전압형 모스펫 콘트롤링 곱셈기 | |
Safari et al. | A new low-power current-mode MOS only versatile precision rectifier | |
KR940004429B1 (ko) | 가변저항형 mosfet 아날로그 곱셈기 | |
RU2878U1 (ru) | Устройство для выполнения арифметических операций (варианты) | |
Liu et al. | CMOS subthreshold four-quadrant multiplier based on unbalanced source-coupled pairs | |
Kant et al. | An ultra-low-voltage electronic implementation of inertial neuron model with nonmonotonous Liao’s activation function | |
US3525860A (en) | Analog multiplying/dividing devices using photoconductive means | |
JPH05225365A (ja) | Mosfet乗算演算器 | |
De Lima | Design of a micropower CMOS four-quadrant multiplier based on the translinear principle | |
SU1388906A1 (ru) | Устройство дл перемножени аналоговых сигналов | |
SU1626257A1 (ru) | Аналоговый перемножитель сигналов | |
SU1497625A1 (ru) | Аналоговое множительное устройство | |
Bellman | A new approach to the numerical solution of a class of linear and nonlinear integral equations of Fredholm type | |
JPH0431721A (ja) | Ic式温度検出装置 | |
SU742965A1 (ru) | Аналоговый умножитель | |
Telidevulapalli et al. | DESIGN OF FREQUENCY EFFICIENT CMOS DIFFERENCE AMPLIFIER CIRCUIT FOR SIGMA DELTA ADC FOR AEROSPACE APPLICATIONS. | |
SU750504A1 (ru) | Устройство дл сложени сигналов в системе остаточных классов | |
SU924720A1 (ru) | Множительное устройство | |
Hamiane | Analog Non-Linear Function Synthesizer: HSPICE Design and Simulation | |
SU813465A1 (ru) | Аналоговый экспоненциальный пре-ОбРАзОВАТЕль | |
SU1059664A1 (ru) | Дифференциальный усилитель | |
Hamiane | Modeling and simulation of a CMOS-based analog function generator | |
Tadic | A/spl beta/-error elimination in the translinear reduction of the" log-antilog" multiplier/divider |