SU924720A1 - Множительное устройство - Google Patents
Множительное устройство Download PDFInfo
- Publication number
- SU924720A1 SU924720A1 SU802961288A SU2961288A SU924720A1 SU 924720 A1 SU924720 A1 SU 924720A1 SU 802961288 A SU802961288 A SU 802961288A SU 2961288 A SU2961288 A SU 2961288A SU 924720 A1 SU924720 A1 SU 924720A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- field
- multiplying
- resistor
- input
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
(54) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО
Изобретение относитс к аналоговой вычислительной технике и может быть использовано, в частности, в системах векторного управлени , а также.в измерительной технике.
Известны множительные устройства, содержащие два полевых транзистора, три операционных усилител , семь резисторов 1 .; .
К недостаткам данного устройства относитс невысока термостабильностк. и точность,
Наиболее близким по технической сущности вл етс множительное устройство , содержащее две идентичные множительные мостовые схемы: рабочую и компенсирующую, в первом и втором плечах каждой из которых имеетс по балансировочному резистору, а в третьем и четвертых плечах содержатс элементы с управл емой проводимостью, выполненные на полевом транзисторе, образующие.первую и вторую интегральные согласованные пары, содержащее также два интегральных операционных усилител , при этом к выходной диагонали мостовых схем подключены дифференциальные входы операционных усилителей , причем инвертирующий вход первого усилител подключен к общим
выводам первого балансировочного резистора и стока первого полевого транзистора рабочей мостовой схемы и к первому выводу первого масштабного резистора, другой вывод которого подключен к выходу первого усилител и выходу множительного устройства, а неинвертирующий вход операционного усилител подключен к общим выводам
10 второго балансировочного резистора и стока второго полевого транзистора рабочей мостовой схемы и к первому выводу второго масштабного резистора, другой вывод которого соединен с ис
15 токами полевых транзисторов рабочей и компенсирующей мостовой схем и шиной нулевого потенциала, а входна диагональ рабочей мостовой схемы вл етс первым входом множительного
20 устройства, инвертирующий вход второго операционного усилител подключен к общим выводам первого балан .сировочного резистора и стока первого полевого транзистора компенси25 рующей мостовой схемы и к первому выводу третьего масштабного резистора , другой вывод которого соединен со вторым входом множительного устройства , а неинвертирующий вход вто30 рого ус ;р1тел подключен к общим выводам второго балансировочного резистора и стока второго полевого транзистора компенсирующей мостовой схемы и к первому выводу четвертого масштабного резистора, другой вывод которого соединен с шиной нулевого (Потенциала, к входной диагонали компенсирующей мостовой схемы подключен средний вывод первого подстроечного потенциометра, первый крайний вывод которого соединен с шиной нулевого потенциала, а второй крайний вывод подключен к выходу источника опорного сигнала, выход второго операционного усилител соединен с затворами вторых полевых транзисторов рабочей и компенсирующей мостовыхсхем , а затворы первых полевых транзисторов рабочей и компенсирующей .мостовых схем соединены со средними выводами соответственно третьего и четвертого подстроечных потенциометров , первые крайние выводы которых соединены с выходом источника сигнала смещени , а вторые крайние выводы - с шиной нулевого потенциала 2. . Однако известное множи1 ельное уст фойство обладает недостатком. При высокой линейности (статической точности ) в каждом из четырех квадранто устройство в общем случае имеет различные масштабные- коэффициенты в каж дом из квадрантов, что обусловлено отличием коэффициентов угла наклона вольт-амперных характеристик полевого транзистора (oL) при изменении знака напр жени на стоке (U(.) и неизменном напр жении на затворе З, .,при Uc О- ПРИ U( и разбросом характеристик транзисторов пары (в частности зависимости сопротивлени сток-исток от напр жени на затворе). Линейность этого множитель ного устройства в каждом из квадрантов составл ет 0,2-0,5%. Разброс же коэффициентов передачи в квадрантах |ДК%| достигает 5%. Например , результат перемножени сигналов , равных I U-11 iU/j.1 10 В, в раз ных квадрантах по абсолютной величине может составить 9,5 до 10 и не может быть дл конкретного устройства предугадан и скорректирован. . Использовать же устройство дл перемножени гармонического сигнала с аналоговым с точностью до 1% уже нельз . Так как если входные сигналы и 10 sin wt и иII 10, то на выxqpe вместо сигнала и(,| 10 sinu)t мы получим UftbiK- (10-iK)sinwtl+.uK, в частном случае, например, ,1 (9,5 siniut)+0,5 (выходной гармони1ческий сигнал имеет посто нную составл ющую и К% , превышающую 1%, /дК%/ 100%, где ДК в вольтах). Можно далее показать, что перемножение с помощью прототипа двух гармонических сигналов вида sin Ч вызовет недопустимые искажени выходных сигналов (относительна ве-кторна погрешность больше допустимой ) . Это ограничивает точность работы множительного устройства. Цель изобретени - повышение точности работы множительного устройства, Поставленна цель достигаетс тем, что в известное множительное устройство , содержащее два операционных усилител , четыре масштабных резистора , три подстрочных потенциометра, источник стабильного сигнгипа, компенсирующий и рабочий множительные мосты , в первое и второе плечи множительных мостов включены соответственно первый, вхорой, третий и четвертый балансировочные резисторы, а в третье и четвертое плечи включены соответственно первый, второй, третий и четвертый элементы с управл емой проводимостью, выполненные на управл емых полевых транзисторах, истоки всех управл емых полевых транзисторов объединены и подключены к шине нулевого потенциала, сток первого управл емого транзистора и первый вывод первого балансировочного резистора объединены и подключены к инвертирующему входу первого операционного усилител , сток второго управл емого полевого транзистора и первый вывод второго балансировочного резистора объединены и подключены к неинвертирующему входу первого операционного усилител и через первый масштабный резистор подключены к шине нулевого потенциала, сток третьего управл емого полевого транзистора и первый вывод третьего балансировочного резистора объединены и подключены к инвертирующему входу второго операционного усилител , сток четвертого управл емого полевого транзистора и первый вывод четвертого балансировочного резистора объединены и подключены к неинвертирующему, входу второго операционного усилател и через второй масштабный резистор подключены к шине нулевого потенциала, выход второго операционного усилител через третий масштабный резистор подключен к его инвертирующему входу и вл етс выходом устройства, инвертирующий вход первого операционного усилител через четвертый масштабный резистор подключен к первому входу устройства, вторле выводы третьего и четвертого балансировочных резисторов объединены и вл ютс вторым входом устройства, вторые выводы первого и второго балансировочных резисторов объединены и подключены к среднему выводу первого подстроечного потенциометра, первый крайний вывод которого подключен к шине нулевого потенциала, затйоры первого и третьего управл емых полевьЬс транзисторов соответственно подключены к средним выводам второго и третьего подстроечных потенциометров, первые крайние выводы которых объединены и подключены к шине нулевого потенциала , а вторые крайние выводы второго
и третьего подстроечных потенциометров объединены и подключены к выходу источника стабильного сигнала, затвора второго и четвертого управл емых полевых транзисторов объединены и подключены к выходу первого операционного усилител , введены два пороговых блока, элемент И, сумматор, четвертый, п тый и шестой подстроечные потенциометры и источник опорного сигнала, входы первого и второго пороговых блоков соответственно под- ключены к первому и второму входам устройства, выходы пороговых блоков подключены соответственно к первому и второму входам элемента И и к первым крайним выводам четвертого и п - того подстроечных потенциометров, вторле крайние выводы которых подключены к нулевого потенциала, выход элемента И подключен к первому крайнему выводу шестого подстроечног потенциометра, второй крайний вывод которого подключен к шине нулевого потенциала, первьШ вход сумматора подключен к выходу источника опорного сигнала, второй, третий и четверктый входы сумматора подключены к средним выводам соответственно четвертого п того и шестого подстроечных потенциометров, выход сумматора подключен ко второму крайнему выводу первого подстроечного потенци- ометра.
Указанное множительное устройство обладает не только высокой теЕ лостабйльностью , но и обеспечивает пере- множение сигналов с масштабным коэффициентом , равным К, во всех четырех квадрантах, что важно при перемножении гармонических сигналов (при преобразовани х векторных величин).,
В предлагаемом устройстве можно . устранить разброс коэффициента передачи в квадрантах с погрешностью ,2, а следовательно, уменьшить общую погрешность четырехквадрантных множительных устройств до 0,2-0,5%, что позвол ет существенно повысить точность четырехквадрантного перемножени сигналов.
На чертеже приведена функциональна схема предлагаемого, устройства.
Множительное устройство содержит два идентичных множительных моста рабочий 1 и компенсирующий 2, кгикдый из которых содержит в первсил и втором плечах соответственно балансировочные резисторы 3-6, а в третьем-и
четвертом плечах - элементы с управл емой проводимо .тью, выполненные на .управл емых полевых транзисторах 7-10 соответственно из первой 11 и второй 12 согласованных пар, операционные .усилители 13 и 14, масштабные резисторы 15-18, подстроечные потенциометры 19-24, источник 25 стабильного сигнала, пороговые блоки 26 и 27, элемент И 28, сумматор 29, источник 30 опорного сигнала, первый вход устройства 31, второй вход устройства 32 и выход устройства 33.
Множительное устройство работает следующим образом.
Сигнал первого сомножител и поступает на вход 32 устройства. Коэффициент передачи рабочего моста 1 к зависит от сигнала второго сомножител UQ на входе 31 устройства, а напр жение с выходной диагонали рабочего моста 1 поступает на дифференциальные входы второго операционного усилител 14.
С целью линеаризации характеристики множительного устройства Uat f(U|2), нелинейность которой обусловлена нелинейностью зависимости сопротивлени сток-исток от напр жени на затворе полевого транзистора 10 (в режиме управл емого резистора ) и нелинейной зависимостью коэффициента передачи рабочего моста 1 от изменени сопротивлени сток-исток полевого транзистора 10, а также дл обеспечени стабильности устройства сигнал второго сомножител UQ через масштабный резистор 17 поступает на инвертирующий вход первого операционного усилител 13, в цепь обратной св зи которого включен идентичный по параметрам рабочего моста 1 компенсиг рующий мост 2, а с выхода опергщионного усилител 13 сигнал, св занный с сигналом второго 1сомнс житёлй Uij зависимостью U fi(Uq) , обратной линеаризуемой характеристике множительного устройства, поступает на затвор полевого транзистора 10 рабочего моста 1. На выводы балансировочных резисторов 3 и 4 компенсирующего моста 2 с подвижного котакта первого подстроечного потенциометра 19 через сумматор 29 подаетс опорный сигнал с выхода источника 30 опорного сигнала, обратно пропорциональный масштабному коэффициенту множительного устройства.
Claims (2)
1.Авторское свидетельство СССР № 661561, кл. G 06 G 7/16, 1977.
2.Электронна техника в автоматике . М,, Советское радио , 1976, № 8, с. 253-256, рис. 2 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802961288A SU924720A1 (ru) | 1980-07-21 | 1980-07-21 | Множительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802961288A SU924720A1 (ru) | 1980-07-21 | 1980-07-21 | Множительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU924720A1 true SU924720A1 (ru) | 1982-04-30 |
Family
ID=20910123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802961288A SU924720A1 (ru) | 1980-07-21 | 1980-07-21 | Множительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU924720A1 (ru) |
-
1980
- 1980-07-21 SU SU802961288A patent/SU924720A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2071955A (en) | Field-effect transistor current stabilizer | |
US3584232A (en) | Precision logarithmic converter | |
US5254889A (en) | MOSFET analog multiplier | |
GB1575556A (en) | Non-linear direct-current amplifiers | |
Nagar et al. | Single OTRA based two quadrant analog voltage divider | |
SU924720A1 (ru) | Множительное устройство | |
GB1591958A (en) | 4-quadrant multiplier | |
US3525860A (en) | Analog multiplying/dividing devices using photoconductive means | |
Seon | Design and application of precise analog computational circuits | |
Roy et al. | 14 Mathematical modelling of semiconductor devices and circuits | |
US5831303A (en) | Field effect transistor utilizing the gate structure two-dimensionally | |
SU983720A1 (ru) | Квадратор | |
US4017720A (en) | Four quadrant analog by digital multiplier | |
SU435532A1 (ru) | Функциональный преобразователь | |
SU898446A1 (ru) | Аналоговое делительное устройство | |
SU935976A1 (ru) | Сумматор токов | |
SU1022181A1 (ru) | Аналоговый делитель | |
SU1497625A1 (ru) | Аналоговое множительное устройство | |
Popa | Tunable CMOS resistor circuit with improved linearity based on the arithmetical mean computation | |
SU896636A1 (ru) | Логарифмический усилитель | |
SU670901A1 (ru) | Измеритель отношени токов | |
Treleaven et al. | Modeling operational amplifiers for computer-aided circuit analysis | |
SU928370A1 (ru) | Аналоговое вычислительное устройство | |
SU886207A1 (ru) | Устройство регулировани | |
Mathis et al. | Applications of Dinnensional Analysis to Network Theory |