SU1387022A1 - Функциональный преобразователь нескольких переменных - Google Patents

Abstract

Функ1щональный преобразователь относитс  к области вычислительной техники и может найти применение в гибридных вычислительных машинах и специализированных системах управлени  дл  реализации произвольных функ- циональных зависимостей нескольких переменных. Цель изобретени  - повышение быстродействи . Функциональный преобразователь содержит два мультиплексора , аналого-цифровой преобразователь , п адресных регистров ,, два блока 7 и 8 пам ти, выходной регистр 12, накапливающий сумматор 11, умножающий цифроаналоговый преобразователь 9, генератор 13 тактовых импульсов , счетчик 14, цифроаналоговый преобразователь 10, аналоговый регистр 6 сдвига. Преобразователь работает на основе суммировани  значени  функции в узле интегрировани , записанного в блоке 7 пам ти линейным приращением функции по каждому аргументу, вычисл - емым как произведение аналоговой величины аргумента на соответствующий коэффициент аппроксимации, хран щейс  в пам ти. 2 ил. сл

Description

со 00

м

о

кэ

Изобретение относитс  к вычислительной технике и автоматике и может быть применено в гибридных вычислительных машинах и специализ:1рованнык системах управлени  дл  реализации произвольных функциональных зависимостей нескольких переменных.

Цель изобретени  - повышение быстродействи .

На фиг. 1 приведена структурна  схема преобразовател ; на фиг, 2 - таблица управл  ющих кодов, записанных во втором блоке пам ти.

Функциональный преобразователь не- скольких переменных содержит первый аналоговый 1 и второй цифровой 2 мультиплексоры , группу п информационных аналоговых входов 3, аналого-цифровой преобразователь (АЦП) 4, п адресных регистров 5,-5,, аналоговый регистр 6 сдвига, первый 7 и второй 8 блоки пам ти два цифроаналоговых преобразовател  (ДАЙ) 9 и 10, накапливающий сумматор 11, выходной регистр 12, гене ратор 13 тактовых импульсов, счетчик 14, аналоговый выход 15 преобразовател .

В первый блок 7 пам ти записываютс значени  функции и коэффициенты накло на кусочно-линейной аппроксимации по каждому аргументу в узлах интерпол ции . Второй блок 8-пам ти служит дл  формировани  управл ющих сигналов по Организации работы устройства. Запи- санные в нем коды приведены в таблице (фиг. 2). Разр дность первой и второй группы выходов второго блока 8 пам ти равна m - ближайшему целому числу, большему значени  , где п - число переменных функции, реализуемой устройством, разр дность третьей группы выходов второго блока пам ти 8 равна п, разр дность четвертой группы выходов второго блока па- м ти равна п ти. В  чейках второго блока 8 пам ти, -соответствующих разр дам первой группы выходов, записаны двоичные зквиваленты чисел

jENTa/2)

1о

при i ё (2п+1)

в противном случае

где i - адрес (пор дковый номер)  чейки пам ти второго блока пам -ее

NU:

ENT(i-2n-2)/2 при

4п+4

Ов остальных случа х

В  чейках, соответствующих разр дам третьей группы выходов, записаны нулевые коды во всех  чейках имеющих четные адреса, а также в  чейках с адресами, превьшающими (2п+1), в остальных  чейках этой группы выходов записана единица в разр де, номер

которого вычисл етс  как

а ).

0 5

0 с 0 5

е

в  чейках, соответствующих выходу первого разр да кода четвертой группы выходов второго блока 8 пам ти, записана единица по всем нечетным адресам с третьего по (2пч-1) и по всем четным с (2п+6)- по (4п+2) , а по остальным адресам занесены нули.

В  чейках, соответствующих выходу второго разр да кода четвертой группы выходов, записана единица по всем ад7 ресам, начина  с (2п+4), а по остальным адресам - нуль.

В  чейках третьего разр да кода четвертой группы выходов второго блока 8 пам ти единица записана по всем нечетным адресам, начина  с (2п+3), а по остальным адресам - нули.

В  чейках четвертого разр да кода четвертой группы выходов единица за-- писана только по первому адресу, в  чейках п того разр да - только по последнему адресу, а по остальным адресам в  чейки этих разр дов записаны нули.

Устройство работает следующим образом .

Устройство производит вычисление функции п переменных с использованием ее кусочно-линейной аппроксимации с равномерным расположением узлов интерпол ции по ос м арг,,ументов х , где i - номер аргумента функции, ,п.

Вс ка  функци  (x

0

/V tx«, ,

Х. ) в окрестности точки ei

xgj , . .., , где ej(i T7m) - номер участка аппроксимации по i-й оси. аргумента, п-мерного пространства кусочно-линейно аппроксимируетс  к виДУ .,-.,.

ти.

В  чейках, соответствуннцих, разр дам второй группы выходов, записаны двоичные эквиваленты чисел

(О

„(П .-«1 .... л J

.,...е„ ( (xy:

- Сп

де f(x

e,,e.

31387022

C l

, вц лна чение функции в узле интерпол ции; - коэффициент наклона аппроксимирующей функции по оси i-го аргуг е е

с

г т ву сд си г ти ны

мента, завис щий от номеров участков аппроксимации & по каждой 0 оси аргумента.

Вьфажение (1) преобразуем к следующему виду, на основании которого функ.ционирует предлагаемое устройство:

ts

fcx ;;

х ; )

а

е,,....,е

,

.+а

би М

1, , ЕП

е,,....,еи

.(

..

(2)

где

(x

(1)

е,

.(1

. x-)f(xy

«1

. («

м

ху )-а- , X

ьпвч.ч,€и

01

-...-а

(11 С„..,е

,( е; :

„(I

В п том такте по управл ющему с налу с первого разр да четвертой группы выходов второго блока 8 пам ти напр жение U из первой  чейки

30 аналогового регистра 6 сдвига пере писываетс  во вторую, а в первую   йку записываетс  напр жение U . О новременно по управл ющему сигналу второго разр да третьей группы вых

40

В функцион альном преобразователе переменные х задаютс  входными аналоговыми , напр жени ми U . Каждый такто- )вын импульс с генератора 13 тактовых импульсов увеличивает на единицу выходной код счетчика 14, по которому определ етс  адрес управл ющей информации , считываемой из второго блока 8 пам ти и задаваемой на другие элемен- с дов второго блока 8 пам ти старшие

ты устройства. Коэффициент пересчета -

счетчика 14 определ етс  числом тактов ., необходимых дл  осуществлени  вьиислени  функции п переменных, и равен (4п+4). Таким образом, после поступлени  на вход счетчика 14 числа импульсов, равного числу тактов работы устройства, выходной код счетчика 14 сбрасываетс  в нуль, что определ ет цикличность работы устройства.

Рассмотрим один цикл работы устройства .

В первом такте работы устройства по управл ющему сигналу с четвертого разр да четвертой группы выходов второго блока 8 пам ти сумматор 11 обнул етс . Во втором такте на первой группе выходов второго блока 8 пам ти, св занной с адресными входами первого мультиплексора 1, по вл етс  код, определ ющий передачу на выход первого мультиплексора напр жени  и с первого входа группы входов 3 устройства - входа первого ар45

50

55

разр ды кода АЦП 4 напр жени  и запоминаютс  во втором адресном регистре 5.

Так повтор етс  п раз и к концу (2п+1)-го такта значени  всех аргу ментов функции запоминаютс  в  чей ках аналогового регистра сдвига, п чем в п-й  чейке запоминаетс  первь аргумент, а в первой - значение последнего аргумента. В каждом адрес регистре 5 с этого момента старшие разр ды кеда АЦП 4 соответствующего ему аргумента.

Если число разр дов к каждого i-ro адресного регистра 5 выбрано таким, что значение равно числ участков аппроксимации вычисл емой функции по оси i-ro аргумента х то числовой эквивалент кода, записа ный в i-й адресный регистр, равен н меру участка аппроксимации 1; по iоси аргумента . При этом код на выходах всех адресных регистров 5 однозначено определ ет необходимый

гумента .. Это напр жение поступает на вход АЦП 4, который преобразует его в двоичный код.

В третьем такте по управл ющему сигналу с первого разр да четвертой

группы выходов второго блока 8 пам ти напр жение u записываетс  в первую  чейку аналогового регистра 6 сдвига, одновременно по управл ющему сигналу с первого разр да третьей группы выходов второго блока 8 пам ти , св занной с входами записи адресных регистров 5, к старших разр дов

ts кода АЦП А запоминаютс  в первом адресном регистре 5,

В четвертом такте на первой группе выходов второго блока 8 пам ти по вл етс  код, управл ющий переда20 чей на выход первого мультиплексора 1 напр жени  u с второго входа группы входов устройства - вход второго аргумента . Это напр жение поступает на вход АЦП 4, который преобразу25 ет его в двоичный код.

В п том такте по управл ющему сигналу с первого разр да четвертой группы выходов второго блока 8 пам ти напр жение U из первой  чейки

30 аналогового регистра 6 сдвига переписываетс  во вторую, а в первую  чейку записываетс  напр жение U . Одновременно по управл ющему сигналу с второго разр да третьей группы выхо с дов второго блока 8 пам ти старшие

0

с дов второго блока 8 пам ти старшие

-

5

0

5

разр ды кода АЦП 4 напр жени  и запоминаютс  во втором адресном регистре 5.

Так повтор етс  п раз и к концу (2п+1)-го такта значени  всех аргументов функции запоминаютс  в  чейках аналогового регистра сдвига, причем в п-й  чейке запоминаетс  первьй аргумент, а в первой - значение последнего аргумента. В каждом адресном регистре 5 с этого момента старшие разр ды кеда АЦП 4 соответствующего ему аргумента.

Если число разр дов к каждого i-ro адресного регистра 5 выбрано таким, что значение равно числу участков аппроксимации вычисл емой функции по оси i-ro аргумента х , то числовой эквивалент кода, записанный в i-й адресный регистр, равен номеру участка аппроксимации 1; по iй оси аргумента . При этом код на выходах всех адресных регистров 5 однозначено определ ет необходимый

1 ,

5

узел итерпол ции { I,, 1, .. l 5iвычисл емой функции.

Дл  каждого узла интерпол ции в первый блок 7 пам ти занес .ны величи

ны

. («)

е,

,, X g) и 4 , X

rt. -t)

:Г )

t,n. Пор док выбора, этих величин из блока 7 пам ти дл  .реализации вычислений по выражению (2) определ етс  последовательностью смены кодов второй группы выходов второго блока пам ти. Таким образом, в следующем ()-м такте код с второй группы выходов второго блока 8 пам ти определ ет считывание из первого блока 7 пам ти кода величины «(х / , ,,,,

.11/иЛ i 11

х, ,, . . ,, Xg ) ДЛЯ запомненного в регистрах 5 узла интерпол ции. Одновременно сигнал второго разр да четвертой группы выходов второго блока 8 пам ти, поступаю1дий на адресньй вход второго мультиплексора 2, определ ет прохождение на выход второго мультиплексора 2 сигналов с его первой группы входов. Поэтому код из первого бло ка 7 пам ти через второй мультиплексор 2 поступает на входы сумматора 11, где он суммируетс  с его содержимым в следующем (2п+3)-м такте по управл ющему сигналу с третьего разр - да четвертой группы выходов второго блока 8 пам ти, поступающему на вход записи суютатора 11. В первом такте работы устройства сумматор обнулен, поэтому в нем запоминаетс  код велиЧ1-1НЫ .

В следующем (2п+4)-м такте код второй группы выходов второго блока 8 пам ти определ ет считывание из первого блока 7 пам ти кода величи- ,,..,,е„ и передачу его на цифровые входы умножающего ДАЛ 9, в кото- ром этот код умножае Рс  на напр жение и с выхода аналогового регист

ра 6 сдвига. Одновременно код первой группы выводов второго блока 8 пам ти устана вливает передачу на выход первого мультиплексора 1 сигнала с (п+1)-го входа, таким образом, полученное произведение с выхода второго умножающего ЦАП 9 поступает на АЦП 4 и оцифровываетс . Код с выходов АЦП 4 поступает на вторую группу входов второго мультиплексора 2 и под действием разрешени  управл ющего сиг нала с второго разр да четвертой группы выходов второго блока 8 пам ти далее на сумматор 11,

В следуюг1,ем (2п+5)-м такте по управл ющему сигналу с третьего разр да четвертой группы выходов второго блока 8 пам ти этот код, равный произ- веденргю коэ{1зфициента аппроксимации а л {, на напр жение u , суммируь ,.«. (/rt

етс  с содержимым сумматора 11.

В следующем (2п+6)-м такте код второй группы выходов второго блока б пам ти определ ет выборку из первого блока 7 пам ти кода величины.а , одновременно по управл ющему сигналу с первого разр да Четвертой группы выходов второго блока 8 пам т и производитс  сдвиг напр жений, записанных в аналоговом регистре 6 сдвига, на одну  чейку вправо, таким образом в п-й  чейке оказываетс  напр жение

и

(г

поэтому на вход АЦП 4 с (n+D-r

входа первого, мультиплексора 1 поступает и преобразуетс  в код напр жение, величина которого равна произведению ,В еличины коэффициента аппроксимации а g на напр жение . Оцифрованное напр жение с выходов АДП 4 через второй г гультиплексор 2 поступает, на сумматор 11 и в следующем (2п+7)-м также суммируетс  с. его содержимым по управл ющему сигналу с третьего разр да четвертой группы выходов второго блока 8 пам ти.

В дальнейшем процесс формировани  кодов произведений коэффициентов аппроксимации ai ,, на соответствующие

1 -ч „ ,. г,

им значени  напр жении U и суммировани  их в сумматоре 11 повтор етс  дл  всех остальных аргументов.

Таким образом, к концу (4п+3)-го такта в сумматоре 11 образуетс  код значени  аппроксимирующей фу нкции

.(

в точке {X , ..., X

В (4п+4)-м такте по управл ющему сигналу с п того разр да четвертой группы выходов второго блока. 8 пам ти , определ ющего состо ние входа записи выходного регистра, код суммы с выходов сумматора 11 записываетс  в выходной регистр 12 и далее поступает на цифровые входы ЦАП 10, на выходе которого образуетс  аналоговый сигнал, величина которого, равна значению искомой функции и который сохран етс  неизменным до смены кода в выходном регистре 12 в следующем цикле преобразовани .

После этого счетчик 14 обнул етс , с этого момента начинаетс  новый цикл

XV )+. ..+ai о„ X

кц ... с,,,.,, к  

inl ,Лп) )

7138702

формировани  функции дл  новых значений аргументов,

Применение в устройстве аналогового регистра сдвига, вьтолненного на современной элементной базе (например , на ПЗС) и обладающего сравнимым с остальными цифровыми элементами схемы,преобразовател  быстродействи ,

а также использование только старших разр дов к кода аргументов х при адресации к основной пам ти позвол ет повысить быстродействие, значительно уменьшить объем пам ти при сохранении достаточно высокой точно- сти аппроксимации функции.

Claims (1)

1. Формула изобретени 

   Функциональный преобразователь нескольких переменных, содержащий первый мультиплексор, аналого-цифровой преобразователь, (п-1) адресных регистров, перЪый блок пам ти, выходной регистр, накапливающий сумматор,. 25 образовател , выходы счетчика соединены с адресными входами второго блока пам ти, перва  группа выходов второго блока пам ти соединена с адресными входами первого мультиплексора, втора  группа выходов - с младшими разр дами адресных входов первого блока пам ти, каждый выход третьей группы выходов - с входом записи соответствующего адресного регистра п адресных регистров, первый выход четвертой группы выходов соединен с входом записи и сдвига аналогового регистра сдвига , второй выход четвертой группы выходов - с адресным входом- второго мультиплексора , третий выход четвертой группы выходов - с входом записи накапливающего сумматора, четвертый выход четвертой группы выходов - с вхо- цом обнулени  накапливающего сумматора , п тый выход четвертой группы выходов - с входом записи выходного регистра .

   умножающий цифроаналоговьй преобразователь , генератор тактовых импульсов, счетчик, причем п входов первого мультиплексора  вл ютс  информационными входами функционального преобразова- JQ тел , а выход мультиплексора соединен с входом аналого-цифрового преобразовател , выходы адресных регистров соединены с соответствующими адресными входами первого блока пам ти, входы выходного регистра соединены с соответствующими выходами накапли- ванлцего сумматора, выход генератора тактовых импульсов соединен со счетным входом счетчика, отличающийс  тем, что, с целью повышени  быстродействи , в него введены цифроаналоговый преобразователь, п-й адресный регистр, второй блок пам ти, второй мультиплексор, аналоговый регистр сдвига, причем выходы аналого- цифрового преобразовател  соединены

   35

   40

   45

   с первой группон входов второго мультиплексора и с соответствующими информационными входами адресных peri стров, выходы п-го адресного регистра соединены с адресными входами первого блока пам ти, выходы которого соединены с второй группой входов второго мультиплексора и с соответствующими цифровыми входами умножающего цифроаналогового преобразовател , выход которого соединен с (п+1) входом первого мультиплексора, выход которог соединен с входом аналогового регистра сд йига, выход которого соединен с аналоговым входом умножающего цифроаналогового преобразовател , группа выходов второго мультиплексора соединена с входами соответствующих разр дов накапливающего сумматора, выходы разр дов выходного регистра соединены с соответствующими входами цифроаналогового преобразовател , выход которого  вл етс  выходом функционального преJQ

   35

   JQ

   40

   JQ

   45