SU1365077A1 - Устройство дл сложени в избыточной системе счислени - Google Patents
Устройство дл сложени в избыточной системе счислени Download PDFInfo
- Publication number
- SU1365077A1 SU1365077A1 SU864082650A SU4082650A SU1365077A1 SU 1365077 A1 SU1365077 A1 SU 1365077A1 SU 864082650 A SU864082650 A SU 864082650A SU 4082650 A SU4082650 A SU 4082650A SU 1365077 A1 SU1365077 A1 SU 1365077A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- outputs
- output
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в специальных и универсальных вычислительных устройствах. Цель изобретени - расширение функциональных возможностей за счет формировани признаков переполнени номера старшего разр да , отличного от нул , признака равенства суммы нулю и признака суммы меньше нул . Устройство дл сложени в избыточной системе счислени содержит К четверичных сумматоров ( - разр дность операндов), разбитых на группы по восемь в каждой, восьмиразр дные формирователи признаков , элементы ЗАПРЕТ, элементы ИЛИ. 1 3.п. ф-лы., 2 ил.
Description
со
О5
ел
1
Изобретение относитс к вычислительной технике и может быть использовано в специализированных и универсальных вычислительных устройствах.
Цель изобретени - расширение функциональных возможностей за счет формировани признаков переполнени признака номера старшего разр да,отличного от нул , признака равенства суммы нулю и признака суммы меньше нул .
На фиг,1 представлена функциональна схема устройства дл сложени в избыточной системе счислени ; на фиг,2 - функциональна схема восьмиразр дного формировател признаков.
Устройство дл сложени в избыточной системе счислени (фиг.1) содержит k четверичных сумматоров (где - разр дность операндов), разт битые на группы 1 по восемь в каждой восьмиразр дные формирователи 2 признаков , элементы ЗАПРЕТ 3-5, злементы ИЛИ 6 и 7, входы 8 операндов, выходы 9 результата устройства, выходы 10 суммы четверичных сумматоров, выходы 11 переноса устройства, входы 12 нулевого потенциала устройства, синхпо вход 13 устройства, выход 14 признак равенства нулю суммы устройства, вых 15 признака суммы меньше нул , выходы 16 младших разр дов признака номера старшего разр да, отличного от нул , выходы 17 старших разр дов признака номера старшего разр да, отличного от нул , синхровходы 18 восьмиразр дного формировател признаков, первый 19, второй 20, третий 21, четвертый 22 информационные входы восьмиразр дного формировател признаков , выходы 23 признака старшего разр да, отличного от нул формирователей , выходы 2А и 25 формирователей .
Восьмиразр дный формирователь признаков (фиг.2) содержит элементы ИЛИ 26-37, элементы И 38-52, элемент ЗАПРЕТ 53-60.
Четверичные сумматоры могут быть выполнены так же как в известном устройстве.
Устройство работает следующим образом .
Дл получени признаков на выходах 16, 17, 15 и 14 на вход 13 необходимо подать синхросигнал С. Если результат равен нулю, сигнал С пробегает через все формирователи 2
r
0
0
признаков и поступает на выход Т. Если результат не равен нулю, сигнал С пробегает до первого старшего четверичного разр да, отличного от нул . Пусть таким разр дом вл етс п тый разр д в третьей справа группе. (В группе разр ды номеруютс 0,1,2,3, 4,5,6,7). Тогда сигнал С проходит через два старших формировател 2 и в третьем формирователе доходит до элемента ЗАПРЕТ 58 и через него уже не проходит. С помощью элемента И 47 знак п того разр да третьей группы считаетс и поступает на выход 25 третьего формировател 2. С него знак проходит на выход 15 устройства. На выходе элемента И 48 возникает единичный сигнал, который формирует на выходах 23 код 101. Этот код проходит на выходы 16 устройства. На выходе элемента ЗАПРЕТ 4 возникает сигнал 1, поэтому на выходах 17 формируетс код 10. Номера разр да отлич- 5 ного от нул будет 10101, На выходе формировател сигнал О,
Claims (2)
1. Устройство дл сложени в избыточной системе счислени , содержащее восьмиразр дных k четверичных сумматоров , - разр дность операндов, информационные входы которых соедине- 5 ны с соответствующими входами операндов устройства, входы переноса данного четверичного сумматора соединены с выходами переноса предыдущего четверичного сумматора, входы переноса первого четверичного сумматора соединены с входами нулевого потенциала устройства, выходы результата четверичных сумматоров соединены соответственно с выходами результата сумматора , отличаюцеес тем, что, с целью расширени функциональных возможностей за счет формировани признака переполнени признака равенства суммм нулю, признака суммы меньше нул , признака номера старшего разр да, отличного от нул , в
0
5
0
него введены (п-1) (п -)
о
элементов
ЗАПРЕТ, (п-2) элементов ИЛИ и четыре восьмиразр дных формировател признаков , причем выходы результата т-го четверичного сумматора, где m 1,1с, соединены соответственно с входами соответствующей группы q-ro восьмиразр дного формировател признаков, где q 1,8, выходы признака суммы
меньше нул i-ro восьмиразр дного
формировател признаков, где i 2,п соединены с первым информационным входом (i-t-l)-ro восьмиразр дного формировател , выход признака суммы меньше нул первого восьмиразр дного формировател признаков соединен с выходом признака суммы меньше нул устройства, первый, второй и третий выходы номера старшего разр да, отличного от нул , первого восьмиразр дного формировател признаков соединены соответственно с первым, вторым и третьим выходами номера старшего разр да, отличного от нул , устройства , первый, второй и третий выходы номера разр да, отличного от ну- 2Q восьмого элементов И и соединены сол , 1-го восьмиразр дного формировател признаков соединены соответственно с вторым, третьим и четвертым информационными входами (i+l)-ro восьмиразр дного формировател , первый , второй, третий и четвертый информационные входы последнего восьмиразр дного формировател признаков соединены с входом логического нул устройства, синхровход устройства соединен с синхровходом первого восьмиразр дного формировател признаков, первый выход j-ro восьмиразр дного формировател признаков, где j 1, () , соединен с синхровходом (j+1)-ro восьмиразр дного формировател признаков и пр мым входом j-ro элемента ЗАПРЕТ, инверсный вход которого соединен с первым выходом (j+1)- го восьмиразр дного формировател признаков, первый выход последнего восьмиразр дного формировател признаков соединен с инверсным входом последнего элемента ЗАПРЕТ и выходом признака равенства нулю результата устройства, выходы элементов ЗАПРЕТ с первого по (п-2)-й соединены с первыми входами элементов ИЛИ с первого по (п-2)-й соответственно,вторые входы элементов ИЛИ соединены с выходом (n-l)-ro элемента ЗАПРЕТ, выходы элементов ИЛИ с первого по (п-2)-й соединены соответственно с четвертого по (п-2)-й выходами номера разр да, отличного от нул , устройства .
2. Устройство по П.1, отличающеес тем, что восьмиразр дный формирователь признаков со35
ответственно с инверсными входами элементов ЗАПРЕТ с первого по восьмой выходы элементов ЗАПРЕТ с первого по седьмой соединены с третьими входами
25 второго, третьего, четвертого, п того , шестого, седьмого и восьмого элементов И и соединены соответственно с пр мыми входами второго, третьего, четвертого, п того, шестого, седьмого
30 и восьмого элементов ЗАПРЕТ, третьи входы элементов И с второго по восьмой соединены с первыми входами элементов И с дев того по п тнадцатый соответственно, вторые входы элементов И с второго по восьмой соединены с вторыми входами элементов И с дев того по п тнадцатый соответственно, выход восьмого элемента ЗАПРЕТ соединен с первым выходом формировател , входы дев того элемента ИЛИ с первого по дев тый соединены с выходами первого , второго, третьего, четвертого, п того, шестого, седьмого и восьмого элементов И и первым информационным
с входом формировател , соответственно первые входы дес того, одийнадцатого и двенадцатого элементов ИЛИ соединены с выходами дев того, дес того, и двенадцатого элементов И соответственно , выход одиннадцатого элемента И соединен с вторыми входами дес того и одиннадцатого элементов ИЛИ, выход тринадцатого элемента И соединен с вторым входом двенадцатого и третьим входом дес того элементов ИЛИ, выход п тнадцатого элемента И соединен с третьими входами одиннадцатого и двенадцатого элементов ИЛИ и четвертым входом дес того элемента ИЛИ, выход
40
50
держит двенадцать элементов ИЛИ, восемь элементов ЗАПРЕТ и п тнадцать элементов И, причем первый и второй входы элементов №1И с первого по восьмой соединены соответственно с первым и вторым информационными входами соответствующей группы ф ормиро- вател , первые входы элементов И с
первого по восьмой соединены соответственно с третьими информационными входами соответствующей группы формировател , синхровход формировател соединен с пр мым входом первого элемента ЗАПРЕТ, выходы элементов ИЛИ с первого по восьмой соединены соответственно с вторыми входами первого, второго, третьего, четвертого , п того, шестого, седьмого.
5
ответственно с инверсными входами элементов ЗАПРЕТ с первого по восьмой, выходы элементов ЗАПРЕТ с первого по седьмой соединены с третьими входами
5 второго, третьего, четвертого, п того , шестого, седьмого и восьмого элементов И и соединены соответственно с пр мыми входами второго, третьего, четвертого, п того, шестого, седьмого
0 и восьмого элементов ЗАПРЕТ, третьи входы элементов И с второго по восьмой соединены с первыми входами элементов И с дев того по п тнадцатый соответственно, вторые входы элементов И с второго по восьмой соединены с вторыми входами элементов И с дев того по п тнадцатый соответственно, выход восьмого элемента ЗАПРЕТ соединен с первым выходом формировател , входы дев того элемента ИЛИ с первого по дев тый соединены с выходами первого , второго, третьего, четвертого, п того, шестого, седьмого и восьмого элементов И и первым информационным
с входом формировател , соответственно первые входы дес того, одийнадцатого и двенадцатого элементов ИЛИ соединены с выходами дев того, дес того, и двенадцатого элементов И соответственно , выход одиннадцатого элемента И соединен с вторыми входами дес того и одиннадцатого элементов ИЛИ, выход тринадцатого элемента И соединен с вторым входом двенадцатого и третьим входом дес того элементов ИЛИ, выход п тнадцатого элемента И соединен с третьими входами одиннадцатого и двенадцатого элементов ИЛИ и четвертым входом дес того элемента ИЛИ, выход
0
0
513650
четырнадцатого -элемента И соединен с четвертыми входами одиннадцатого и двенадцатого элементов ИЛИ, п тые входы дес того, одиннадцатого и двенадцатого элементов ИЛИ соединены соответственно с вторым, третьим и четвертым информационными входами формировател , выход дев того эле8
77б
мента ИЛИ соединен с выходом признака результата меньше нул формировател , выходы дес того, одиннадцатого и двенадцатого элементов ИЛИ со-- единены с первьм, вторьм т третьим выходами признака номера разр да, отличного от нул , фор1мировател .
.и
.2
го 212г
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864082650A SU1365077A1 (ru) | 1986-05-15 | 1986-05-15 | Устройство дл сложени в избыточной системе счислени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864082650A SU1365077A1 (ru) | 1986-05-15 | 1986-05-15 | Устройство дл сложени в избыточной системе счислени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1365077A1 true SU1365077A1 (ru) | 1988-01-07 |
Family
ID=21243335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864082650A SU1365077A1 (ru) | 1986-05-15 | 1986-05-15 | Устройство дл сложени в избыточной системе счислени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1365077A1 (ru) |
-
1986
- 1986-05-15 SU SU864082650A patent/SU1365077A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1188731, кл. G 06 F 7/49, 1984. Авторское свидетельство СССР № 1200279, кл. G 06 F 7/49, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4354249A (en) | Processing unit for multiplying two mathematical quantities including at least one complex multiplier | |
US3675001A (en) | Fast adder for multi-number additions | |
GB1496935A (en) | Adders and multipliers | |
US4817029A (en) | Multiple-precision Booth's recode multiplier | |
SU1365077A1 (ru) | Устройство дл сложени в избыточной системе счислени | |
GB1536933A (en) | Array processors | |
EP0613574B1 (en) | Digital adder having a high-speed low-capacitance carry bypass signal path | |
GB1378144A (en) | Data processing arrangements | |
US4958313A (en) | CMOS parallel-serial multiplication circuit and multiplying and adding stages thereof | |
EP0166523B1 (en) | Mask signal generator | |
SU1137461A1 (ru) | Троичный сумматор | |
US3705299A (en) | Circuit arrangement for converting a decimal number coded in the bcd code into a pure binary number | |
SU1032442A1 (ru) | Генератор сигналов Уолша | |
SU798819A1 (ru) | Устройство дл нормализации чисел | |
SU976442A1 (ru) | Устройство дл распределени заданий процессорам | |
SU842789A1 (ru) | Микропроцессорна секци | |
SU767756A1 (ru) | Устройство параллельного сдвига | |
SU809163A1 (ru) | Устройство дл выбора экстремальногочиСлА | |
SU1509934A1 (ru) | Оптимальный фильтр | |
SU1444760A1 (ru) | Устройство дл возведени в квадрат последовательного р да чисел | |
SU1091164A1 (ru) | Устройство дл последовательного выделени единиц из двоичного кода | |
SU864281A1 (ru) | Устройство дл сдвига | |
SU758142A1 (ru) | Устройство сравнения чисел i | |
SU894714A1 (ru) | Микропроцессорный модуль | |
SU646325A1 (ru) | Устройство дл обмена информацией |