SU1350825A1 - Digital filter - Google Patents
Digital filter Download PDFInfo
- Publication number
- SU1350825A1 SU1350825A1 SU864020553A SU4020553A SU1350825A1 SU 1350825 A1 SU1350825 A1 SU 1350825A1 SU 864020553 A SU864020553 A SU 864020553A SU 4020553 A SU4020553 A SU 4020553A SU 1350825 A1 SU1350825 A1 SU 1350825A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- flop
- flip
- synchronizer
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к радиотехнике . Цель изобретени - повьше- ние быстродействи . Цифровой фильтр содержит блок оперативной пам ти (БОП) i, счетчики 2 и 3, блок посто нной пам ти 4, сумматоры 5 и 11, умножитель 6, буферные регистры 7, 9 и 10, накапливающий сумматор (НС) 8, RS-триггер 12, D-триггер 13, 1К-триг (. / гер 14, дешифратор 15 и синхронизатор 16. Работа фильтра осуществл етс в циклическом режиме. При этом в начале цикла устанавливаетс режим записи информации в БОП 1, а затем режим формировани свертки отсчетов входных данных и отсчетов импульсной х-ки фильтра, при котором повтор етс процедура вычислени произведени отсчетов на коэффициенты импульсной х-ки фильтра и накоплени суммы произведений в НС 8. Цель достигаетс введением БОП 1, счетчиков 2 и .3, регистров 9 и 10, сумматора 11, триггеров 12, 13 и 14 и дешифратора 15. Дана ил. выполнени синхронизатора 16. 3 ил. (Л сThe invention relates to radio engineering. The purpose of the invention is to increase the speed. The digital filter contains a block of RAM (BOP) i, counters 2 and 3, a block of permanent memory 4, adders 5 and 11, multiplier 6, buffer registers 7, 9 and 10, accumulating adder (NS) 8, RS-flip-flop 12, D-flip-flop 13, 1K-flip (. / Ger 14, decoder 15 and synchronizer 16. The filter is operated in a cyclic mode. At the beginning of the cycle, the information recording mode in BOP 1 is set, and then the convolution formation mode of input samples data and samples pulsed x-ki filter, which repeats the procedure for calculating the product of samples on the coefficients of the impulse filter x-ki and accumulation of the sum of products in NA 8. The goal is achieved by introducing the BOP 1, counters 2 and .3, registers 9 and 10, adder 11, triggers 12, 13 and 14, and decoder 15. Given the synchronizer 16. 3 ill. (L with
Description
Изобретение относитс к радиотехнике и может быть использовано дл фильтрации данных, заданных цифровьгм кодом.The invention relates to radio engineering and can be used to filter data specified by a digital code.
Цель изобретени - повьшение быстродействи ,The purpose of the invention is to increase the speed,
На фиг.1 представлена электрическа структурна схема цифрового фильт15Figure 1 shows the electrical block diagram of a digital filter 15.
2020
2525
ра; на фиг. 2 - схема синхронизатора; ю 58 синхронизации цифрового фильтра на фиг. 3 - временные диаграммы, по сн ющие работу цифрового фильтра.ra; in fig. 2 - synchronizer circuit; The 58 digital filter timing in FIG. 3 - timing diagrams for the operation of a digital filter.
Цифровой фильтр (фиг. 1) содержит блок 1 оперативной пам ти, первый 2 и второй 3 счетчики, блок 4 посто н- рйй пам ти, первый сумматор 5, умножитель 6, первый буферный регистр 7, накапливающий сумматор 8, второй и третий буферные регистры 9 и 1Q, второй сумматор II, RS-триггер 12, D- триггер 13, 1К-триггер 14, дешифратор 15, снихронизатор 16,вход 17 данных цифрового фильтра, вход 18 синхронизации цифрового фильтра, тактовый вход 19 цифрового фильтра, выход 20 цифрового фильтра.The digital filter (Fig. 1) contains a block of 1 RAM, the first 2 and second 3 counters, block 4 constant memory, the first adder 5, the multiplier 6, the first buffer register 7, the accumulating adder 8, the second and third buffer registers 9 and 1Q, second adder II, RS-flip-flop 12, D-flip-flop 13, 1K-flip-flop 14, decoder 15, snifrozer 16, digital filter data input 17, digital filter synchronization input 18, digital filter clock input 19, output 20 digital filter.
Синхронизатор 16 (фиг. 2) содержит элементы НЕ 21 и 22, элементы И 23-26.The synchronizer 16 (Fig. 2) contains the elements NOT 21 and 22, the elements And 23-26.
Цифровой фильтр работает следующим образом.The digital filter works as follows.
Его работа происходит в циклическом режиме. В начале цикла работы цифрового фильтра блок 1 оператив- ной пам ти установлен в режим записи информации сигналом с выхода 1К-триг- гера 14. На вход 7 данных цифрового фильтра поступает очередной отсчет входного сигнала, на вход 18 синхронизации цифрового фильтра - тактовый импульс, сопровождающий отсчет входного сигнала. Тактовьш импульс входного сигнала производит запись очередного отсчета входного сигнала в блок 1 оперативной пам ти по адресу, сформированному на выходе сумматора 11 как суммы выходного кода первого счетчика 2 и нулевого кода, поступающего с выхода блока 4 посто нной пам ти . Одновременно тактовый импульс, сопровождающий отсчет входного сигнатактового импульса, сопровождающего очередной отсчет входного-сигнала, на выходе D-триггера 13 формируетс импульс нормированной, равной перио ду тактовых импульсов, длительности Причем фронт и срез этого импульса совпадают с фронтами вспомогательны тактовых импульсов (фиг. 3 а,б,в, г,д) .His work takes place in a cyclic mode. At the beginning of the digital filter operation cycle, block 1 of the RAM is set to record information with a signal from the 1K-trigger output 14. Input 7 of the digital filter data receives another input signal count, input 18 of the digital filter synchronization is a clock pulse, accompanying input readout. A clock pulse of the input signal records the next sample of the input signal in the RAM block 1 at the address generated at the output of the adder 11 as the sum of the output code of the first counter 2 and the zero code from the output of the permanent memory block 4. At the same time, a clock pulse accompanying the counting of the input signaling pulse accompanying the next counting of the input signal, a pulse normalized to the clock pulse period is formed at the output of the D-flip-flop 13 (the pulse and the edge of this pulse coincide with the edges of the auxiliary clock pulses (Fig. 3 a B C D E) .
Импульс с выхода D-триггера 13 п ступает на сигнальньй вход первого счетчика 2,увеличива кОд на его выхо на единицу,на входы сброса накопитель ного сумматора 8 и второго счетчика 3 и 1-вход 1К-триггера 14. Следующи тактовый импульс переводит 1К-триг- гер 14 в единичное состо ние. Сигна с его выхода разрешает работу цифро вого фильтра в режиме формировани свертки отсчетов входных данных и отсчетов импульсной характеристики фильтра.The impulse from the output of the D-flip-flop 13 p steps on the signal input of the first counter 2, increasing the code on its output by one, on the reset inputs of the storage accumulator 8 and the second counter 3 and 1-input of the 1K-trigger 14. The next clock pulse translates 1K- trigger 14 in a single state. The signal from its output enables the digital filter to operate in the mode of forming the convolution of samples of input data and samples of the filter impulse response.
При этом выходной сигнал 1К-триг гера 14 переводит блок 1 оперативной пам ти в режим считывани и раз решает работу синхронизатора 16 и второго счетчика 3.At the same time, the output signal 1K-trigger 14 switches the RAM unit 1 into read mode and resolves the operation of the synchronizer 16 and the second counter 3.
Цифровой .фильтр осуществл ет све ку 2М+1 последних поступивших на вх Q цифрового фщ1ьтра данных, соответст вующих отсчетам входного сигнала, хран щихс в блоке 1 оперативной пам ти, и М+1 отсчетов импульсной х рактеристики цифрового фильтра, хра С5 щихс в блоке 4 посто нной пам ти, соответствии с соотношениемA digital filter records 2M + 1 of the last incoming digital data on Q in Q corresponding to samples of the input signal stored in RAM 1 and M + 1 pulses of the digital filter stored in C5 4 fixed memory, according to the ratio
. У :(.,)h, (1. U :(.) H, (1
30thirty
3535
fn-ofn-o
i.i.
где h - коэффициенты модифицированwhere h - coefficients modified
5050
ной импульсной характеристики; h при при .impulse response; h at at
ла, переводит RS-триггер 12 в единичное состо ние, которое используетс в качестве сигнала начала работы цифрового фильтра.This translates the RS flip-flop 12 into a single state, which is used as the start signal of the digital filter.
Сигнал с выхода RS-триггера 12 поступает на D-вход В-триггера 13, первый тактовый импульс, пришедший на тактовый вход 19 цифроаналогового фильтра, устанавливает в единичное состо ние D-триггер 13, выходной сигнал которого поступает на R-вход RS-триггера 12 и сбрасывает его в исходное положение. Следующий тактовый импульс переводит D-триггер 13 в исходное положение. Таким образом, независимо от момента поступлени на входThe output signal of the RS-flip-flop 12 is fed to the D-input of the B-flip-flop 13, the first clock pulse received at the clock input 19 of the digital-analog filter, sets in one state the D-flip-flop 13, the output signal of which is fed to the R-input of the RS flip-flop 12 and resets it to its original position. The next clock pulse translates the D-flip-flop 13 to its original position. Thus, regardless of the time of entry
58 синхронизации цифрового фильтра 58 sync digital filter
тактового импульса, сопровождающего очередной отсчет входного-сигнала, на выходе D-триггера 13 формируетс импульс нормированной, равной периоду тактовых импульсов, длительности. Причем фронт и срез этого импульса совпадают с фронтами вспомогательных тактовых импульсов (фиг. 3 а,б,в, г,д) .clock pulse, accompanying the next counting of the input signal, at the output of the D-flip-flop 13 a pulse is formed normalized, equal to the period of the clock pulses, duration. Moreover, the front and the cut of this pulse coincide with the fronts of the auxiliary clock pulses (Fig. 3 a, b, c, d, e).
Импульс с выхода D-триггера 13 поступает на сигнальньй вход первого счетчика 2,увеличива кОд на его выходе на единицу,на входы сброса накопительного сумматора 8 и второго счетчика 3 и 1-вход 1К-триггера 14. Следующий тактовый импульс переводит 1К-триг- гер 14 в единичное состо ние. Сигнал с его выхода разрешает работу цифрового фильтра в режиме формировани свертки отсчетов входных данных и отсчетов импульсной характеристики фильтра.The pulse from the output of the D-flip-flop 13 is fed to the signal input of the first counter 2, increasing the kOE at its output by one, to the reset inputs of the cumulative adder 8 and the second counter 3 and 1-input of the 1K flip-flop 14. The next clock pulse translates the 1K-flip- ger 14 in a single state. The signal from its output enables the digital filter to operate in the mode of forming the convolution of samples of input data and samples of the filter impulse response.
При этом выходной сигнал 1К-триг- гера 14 переводит блок 1 оперативной пам ти в режим считывани и раз- . решает работу синхронизатора 16 и второго счетчика 3.At the same time, the output signal of the 1K flip-flop 14 switches the RAM 1 unit to the readout mode and res. solves the operation of the synchronizer 16 and the second counter 3.
Цифровой .фильтр осуществл ет свертку 2М+1 последних поступивших на вход цифрового фщ1ьтра данных, соответствующих отсчетам входного сигнала, хран щихс в блоке 1 оперативной пам ти, и М+1 отсчетов импульсной характеристики цифрового фильтра, хран - щихс в блоке 4 посто нной пам ти, в соответствии с соотношениемThe digital filter performs the convolution of 2M + 1 of the last received data at the input of the digital fschtr, corresponding to the samples of the input signal stored in memory 1 and the M + 1 samples of the impulse response of the digital filter stored in memory 4. ti according to the ratio
. У :(.,)h, (1). U :(.) H, (1)
fn-ofn-o
i.i.
где h - коэффициенты модифицирован0where h - coefficients modified0
ной импульсной характеристики; h при при .impulse response; h at at
h h
п В соотношении (1) используетс n In the relation (1) is used
5Е5E
свойство симметрии импульсной характеристики цифрового фильтра, в соответствии с которымsymmetry property of the impulse response of a digital filter, according to which
При реализации такого алгоритма вычислени свертки дл выполнени When implementing such an algorithm for calculating convolution for
каждой операции умножени из массива (2М+1)-ых отсчетов, хран щихс в блоке 1 оперативной пам ти,необходимо выбрать два отсчета, симметрично расположенных относительно среднего (М+ +1)-го отсчета. Выходной код первого счетчика 2 определ ет увеличенный на единицу адрес последнего из обрабатываемых отсчетов. Следовательно, ее- ю извольный код, в частном случае О,For each multiplication operation, from the array of (2M + 1) -th samples stored in memory block 1, you must select two samples that are symmetrically located with respect to the average (M + +1) -th sample. The output code of the first counter 2 determines the address of the last processed sample increased by one. Consequently, its arbitrary code, in the particular case of O,
ли на вход второго сумматора I1 из блока 4 посто нной пам ти поступ т соответствующие константы смещени адреса, то это позвол ет решить задачу выборки нужных отсчетов. Если вычисление свертки начинаетс с крайних отсчетов, то в начале вычислени свертки выходной код второго счетчика 3 определ ет адрес нулевой чейки блока 4 посто нной пам ти, на выходе которого формируетс константа смещени адреса блока 1 оперативной пам ти , равна -1. При этом на выходеIf the corresponding address-shift constants arrive at the input of the second adder I1 from block 4 of the memory, this solves the problem of sampling the desired samples. If the convolution calculation starts from the extreme samples, then at the beginning of the convolution calculation, the output code of the second counter 3 determines the zero cell address of the fixed memory block 4, the output of which forms the constant offset of the address of the random memory block 1, is -1. In this case, the output
Описанна процедура вычислени произведени отсчетов на коэффициен- 20 ты импульсной характеристики фильтра и накоплени суммы произведений в накапливающем сумматоре 8 повтор етс (М+1) раз, в момент вьтолнёни (И+1)-го суммировани в накапливающемThe described procedure of calculating the product of counts by the coefficients of the filter impulse response and accumulating the sum of the products in accumulative adder 8 is repeated (M + 1) times, at the time of the (I + 1) -th summation in the accumulating
второго сумматора 11 формируетс ад- рее последнего из записанных отсчетов,25 сумматоре 8 срабатывает дешифратор значение которого формируетс на вы- 15, выходной сигнал которого поступает на К-вход 1К-триггера 14. Очередной тактовый импульс сбрасывает 1К-триггер 14 в исходное положение, выходной сигнал которого запрещает работу второго счетчика 3, синхронизатора 16 и переводит блок 1 операходе блока оперативной пам ти и с помощью импульса с выхода синхронизатора 16 записываетс во второй буферный регистр 9 (фиг. Зе,ж,з,и,к,л). После прихода следующего тактового импульса, выходной код второго счетчика 3 определ ет адрес первой чейки блока 4 посто нной пам ти, а на выхо30The second adder 11 forms the address of the last recorded sample, 25 adder 8 triggers a decoder whose value is generated at the output 15, the output signal of which is fed to the K input of a 1K flip-flop 14. The next clock pulse resets the 1K flip-flop 14 to its initial position, the output signal of which prohibits the operation of the second counter 3, the synchronizer 16, and translates the block 1 of the operation of the RAM block and, using a pulse from the output of the synchronizer 16, writes to the second buffer register 9 (Fig. Ze, z, z, and k, l). After the arrival of the next clock pulse, the output code of the second counter 3 determines the address of the first cell of the permanent memory 4, and at the output 30
тивной пам ти в режим записи, т.е. заканчивает цикл формировани свертде которого формируетс константа CMe-,,g ки, и цифровой фильтр переходит в щени адреса блока 1 оперативной па- исходное состо ние, м ти, равна (-2М-1). При этом на выходе второго сумматора 1I формируетс адрес первого из (2М+)- ГО обрабатываемых отсчетов входного сигнала, значение которого формируетс на выходе блока 1 оперативной пам ти и с помощью импульса с выхода синхронизатора 16 записываетс в третий буферный регистр 10 (фиг.З ж,з,и,м,н).memory in recording mode, i.e. ends the formation cycle whose convolution forms the constant CMe - ,, g ki, and the digital filter goes into the address of the block 1 of the operative initial state, mi, is equal to (-2M-1). At the output of the second adder 1I, the address of the first of the (2M +) - GO processed samples of the input signal is generated, the value of which is generated at the output of the RAM unit 1 and using the pulse from the output of the synchronizer 16 is written to the third buffer register 10 (FIG. Well, h, and, m, n).
После прихода очередного тактового импульса выходной код второго счетчика 3 определ ет адрес второй чейки блока 4 посто нной пам ти, на выходеAfter the arrival of the next clock pulse, the output code of the second counter 3 determines the address of the second cell of the permanent memory 4, at the output
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864020553A SU1350825A1 (en) | 1986-02-06 | 1986-02-06 | Digital filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864020553A SU1350825A1 (en) | 1986-02-06 | 1986-02-06 | Digital filter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1350825A1 true SU1350825A1 (en) | 1987-11-07 |
Family
ID=21220987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864020553A SU1350825A1 (en) | 1986-02-06 | 1986-02-06 | Digital filter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1350825A1 (en) |
-
1986
- 1986-02-06 SU SU864020553A patent/SU1350825A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 942247, кл. Н 03 Н 17/06, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1350825A1 (en) | Digital filter | |
SU1555826A1 (en) | Digital filter | |
SU1401480A1 (en) | Multichannel digital interpolation filter | |
RU1837396C (en) | Multichannel frequency-to-code converter | |
SU1575203A1 (en) | Device for digital processing of signals | |
SU1177930A1 (en) | Phase-lock loop | |
SU1046935A1 (en) | Scaling device | |
SU1112542A1 (en) | Device for delaying rectangular pulses | |
SU1640711A1 (en) | Recursive digital filter | |
SU1591042A1 (en) | Interpolator | |
RU1793552C (en) | Device for determination of boundaries of digital information packets | |
SU1270887A1 (en) | Generator of difference frequency of pulse sequences | |
SU1125751A1 (en) | Device for searching noise-like signals | |
SU1332519A1 (en) | Digital nonrecursive filter | |
SU1628066A1 (en) | Auto correlation | |
SU1401479A1 (en) | Multifunction converter | |
SU1631558A1 (en) | Special processor for digital filtration | |
SU1764141A1 (en) | Digital filter | |
SU1406731A1 (en) | Device for checking digital irrecursive filters | |
SU1167556A1 (en) | Device for processing signals | |
SU443486A1 (en) | Decimal Pulse Counter | |
JPH036691B2 (en) | ||
RU1833894C (en) | Autocorrelator | |
SU1401481A1 (en) | Interpolator | |
SU758166A1 (en) | Digital filter |