SU1338029A1

SU1338029A1 - Chatter suppressing device

Info

Publication number: SU1338029A1
Application number: SU853841769A
Authority: SU
Inventors: Владимир Александрович Ушаков
Original assignee: Предприятие П/Я М-5209
Priority date: 1985-01-03
Filing date: 1985-01-03
Publication date: 1987-09-15

Abstract

Изобретение относитс к импульсной технике и предназначено дл использовани в устройствах формировани импульсных сигналов. Цель изобретени - повышение надежности - достигаетс , за счет увеличени помехоустойчивости . Устройство состоит из резисторов I и 2, конденсатора 3, D-триггера 4, ключевого элемента 3 и генератора 6 тактовых импульсов. В устройстве при замыкании ключевого элемента 5 происходит зар д конденсатора 3 с выхода D-триггера 4 через второй резистор 2. При этом действие дребезга ключевого элемента или помех будет только увеличивать врем зар да конденсатора 3 и не приведет к ложным переключени м-D-триггера 4. Процесс переключени триггера 4 значительно ускорен за счет действи положительной обратной св зи с выхода D-триггера 4 иа его S-вход через конденсатор 3, что существенно уменьшает вли ние дребезга и помех., 1 ил.. i сл чЬ Г Л п Ш «# вмжаУ 00 00 00The invention relates to a pulse technique and is intended for use in devices for generating pulse signals. The purpose of the invention — improving reliability — is achieved by increasing noise immunity. The device consists of resistors I and 2, capacitor 3, D-flip-flop 4, key element 3 and generator 6 clock pulses. In the device, when the key element 5 is closed, the capacitor 3 is charged from the output of D-flip-flop 4 through the second resistor 2. In this case, the chattering of the key element or interference will only increase the charging time of the capacitor 3 and will not cause false switching of the m-D flip-flop. 4. The switching process of trigger 4 is significantly accelerated due to the positive feedback from the output of D-flip-flop 4 and its S input through capacitor 3, which significantly reduces the effects of bounce and interference., 1 or ... i GL GL W "#WMUU 00 00 00

Description

Изобретение, относитс к импульсной технике и предназначено дл использовани в устройствах формировани импульсных сигналов.The invention relates to a pulse technique and is intended for use in pulse shaping devices.

Цель изобретени - повышение надежности за счет увеличени помехоустойчивости .The purpose of the invention is to increase reliability by increasing noise immunity.

На чертеже представлена принципиальна схема устройства.The drawing shows a schematic diagram of the device.

Устройство состоит из первого 1 и второго 2 резисторов, конденсатора 3, D-триггера 4, ключевого элементаThe device consists of the first 1 and second 2 resistors, a capacitor 3, a D-flip-flop 4, a key element

5и генератора 6 тактовых импульсов. Один вывод первого резистора 1 подключен к шине питани , а другой вывод - к выходу ключевого элемента 5, который через второй резистор 2 соединен с общей точкой второго резистора 2 и конденсатора 3, а также с S-входом D-триггера А, выход которого соединен с другой обкладкой конденсатора 3, а D- и Б-входы соединены с общей щипой, синхровход D-тригера 4 подключен к выходу генератора5 and generator 6 clock pulses. One pin of the first resistor 1 is connected to the power bus, and the other pin is connected to the output of the key element 5, which is connected to the common point of the second resistor 2 and capacitor 3 via the second resistor 2, as well as to the S input of the D-flip-flop A, the output of which is on the other side of the capacitor 3, and the D- and B-inputs are connected to a common pinch, the D-Trigger 4 synchronous input is connected to the generator output

6тактовых импульсов.6 pulses.

Устройство дл подавлени дребезг работает следующим образом.The bounce suppressor operates as follows.

В исходном состо нии от источника питани через первый 1 и второй 2 резисторы на S-вход D-триггера 4 подаетс высокий логический уровень, за счет чего на выходе D-триггера 4 устанавливаетс также высокий логический уровень, поэтому конденсатор 3 полностью разр жен. Импульсы с выхода генератора 6 поступают на синхровход D-триггера 4, но не вли ют на его состо ние, так как на установочном S-входе действует высокий логичекий уровень. При замыкании ключевого элe :eнтa 5 происходит зар д конденсатора 3 с выхода D-триггера 4 через второй резистор 2. Действие дребезга ключевого элемента 5 или помех только увеличивает врем зар да конденсатора 3, но не приводит к ложным переключени м D-триггера 4.In the initial state from the power source, the first 1 and second 2 resistors supply a high logic level to the S input of the D flip-flop 4, whereby a high logic level is also set at the output of the D flip-flop 4, so the capacitor 3 is completely discharged. The pulses from the output of the generator 6 are fed to the synchronous input of the D-flip-flop 4, but do not affect its state, since a high logic level acts on the installation S-input. When the key element is closed: 5, the capacitor 3 is charged from the output of D-flip-flop 4 through the second resistor 2. The bounce action of the key element 5 or interference only increases the charging time of the capacitor 3, but does not lead to false switching of the D-flip-flop 4.

По мере зар да конденсатора 3 напр жение на S-входе D-триггера 4 уменьшаетс и когда это напр жение достигает низкого логического уровн с приходом импульса на синхровход D-триггера 4 от генератора 6 происходит переключение D-триггера 4 и на его выходе устанавливаетс низкий логический уровень, при этом напр жение на входе Г)-триггера 4 резко уменьшаетс на величину зар да конAs the capacitor 3 charges, the voltage at the S-input of D-flip-flop 4 decreases and when this voltage reaches a low logic level with the arrival of a pulse at the synchronous input of D-flip-flop 4 from generator 6, the D-flip-flop 4 switches and its output sets low the logic level, while the voltage at the input of the F) trigger 4 is sharply reduced by the amount of charge of the terminal

00

денсатора 3, что значительно уменьшает веро тность обратного переключени D-триггера 4 под действием дребезга или помех. Сразу после пе- рекл ючени D-триггера 4 конденсатор 3 начинает разр жатьс через второй резистор 2 и замкнутый ключевой элемент 5. Мизкий логический уровень на выходе D-триггера 4 при этом посто нно подтверждаетс импульсами от генератора 6, поступающими на синхровход D-триггера 4, так как D- и R-входы D-триггера 4 соединены с общей шиной. При размыкании ключевого элемента 5 происходит постепенный зар д конденсатора 3 от источника питани через первый 1 и второй 2 резисторы, при этом действие дребезга или помех только увеличивает врем зар да конденсатора 3, но не приводит к преждевременному переключению D-триггера 4. В тот момент времени, когда зар д на конденсаторе 3, а значит, и напр же з ние на установочном S-входе D-триггера 4 достигает порога срабатывани , по этому входу )1ачинаетс процесс переключени D-триггера 4. Этот процесс значительно ускорен за счет действи sensor 3, which significantly reduces the likelihood of D-flip-flop 4 switching back due to bounce or noise. Immediately after the switch of the D-flip-flop 4, the capacitor 3 starts discharging through the second resistor 2 and the closed key element 5. The low logic level at the output of the D-flip-flop 4 is constantly confirmed by the pulses from the generator 6 received at the D-flip-flop 4, since the D- and R-inputs of the D-flip-flop 4 are connected to a common bus. When the key element 5 is opened, the capacitor 3 is gradually charged from the power source through the first 1 and second 2 resistors, and the chattering or interference only increases the charging time of the capacitor 3, but does not lead to a premature switching of the D-flip-flop 4. At that moment the time when the charge on the capacitor 3, and hence the voltage on the installation S-input of D-flip-flop 4 reaches the triggering threshold, on this input) 1 the D-flip-flop 4. the process starts.

Q положительной обратной св зи с выхода D-триггера 4 на его S-вход через конденсатор 3, при этом напр жение на S-входе D-триггера 4 резко увеличиваетс на величину зар да на конденсаторе 3, что существенно уменьшает вли5 ние дребезга и помех.Q positive feedback from the output of D-flip-flop 4 to its S-input through capacitor 3, while the voltage at the S-input of D-flip-flop 4 increases dramatically by the amount of charge on the capacitor 3, which significantly reduces the effect of bounce and interference .

Claims

Invention Formula

A bounce suppressor containing a clock pulse generator, two resistors, a capacitor, a D-trigger and a key element, with one output of the first resistor connected to the power bus, the output of the key element through the second resistor is connected to one plate of the capacitor, and the D-trigger synchronous input connected to the output of the clock pulse generator, characterized in that, in order to increase reliability by increasing the noise immunity, the second terminal of the first resistor is connected to the output of the key element, the common point of the second th resistor and capacitors S pa is connected to S-input of D-flip-flop, whose output is connected to another capacitor plate, and D- and R-inputs connected to a common bus.

0

five

0