SU706928A1

SU706928A1 - Bounce suppressing device

Info

Publication number: SU706928A1
Application number: SU782632974A
Authority: SU
Inventors: Юлий Соломонович Хенкин
Original assignee: Киевский Ордена Трудового Красного Знамени Завод Вычислительных И Управляющих Машин
Priority date: 1978-06-26
Filing date: 1978-06-26
Publication date: 1979-12-30

Description

(54) УСТРОЙСТВО ПОДАВЛЕНИЯ ДРЕБЕЗГА(54) DEVICE FOR CRUSHING

Изобретение относитс к автоматике и вычислительной технике.This invention relates to automation and computing.

Известны устройства подавлени дребезга , содержащие блок приема информации, генератор тактовых импульсов, резисторы, конденсаторы и замыкающие контакты 1.Bounce suppression devices are known, comprising an information receiving unit, a clock pulse generator, resistors, capacitors and make contacts 1.

К недостаткам известного устройства относитс низка Надежность функционировани .The disadvantages of the known device are low Reliability of operation.

Наиболее близким техническим решением к изобретению вл етс устройство подавлени дребезга, содержащее блок приема информации и генератор тактовых импульсов , а также в каждом канале два резистора , конденсатор, Dt-триггер и замыкающий контакт, подвижный контакт которого соединен с общей шиной, причем информационный вход D.t Триггера через первый резистор подключен к щине источника питани , а выходы - к соответствующим входам блока приема информации 2.The closest technical solution to the invention is a chatter suppression device containing an information receiving unit and a clock pulse generator, as well as in each channel two resistors, a capacitor, a Dt trigger and a make contact, the moving contact of which is connected to the common bus, and the information input Dt The trigger through the first resistor is connected to the power source bus, and the outputs to the corresponding inputs of the information receiving unit 2.

Недостаток такого устройства состоит в низкой надежности функционировани .The disadvantage of this device is the low reliability of operation.

Цель изобретени - повыщение надежности устройства подавлени дребезга.The purpose of the invention is to increase the reliability of the chatter suppressor.

Указанна цель достигаетс за счет того, что в устройстве подавлени дребезга, содержащем блок приема информации и генератор тактовых импульсов, а также в каждом канале два резистора, конденсатор, D.триггер и замыкающий контакт, подвижный контакт которого соединен с общей щиной, причем информационный вход Dt-триггера через первый резистор подключен к щине источника питани , а выходы - к соответствующим входам блока приема информации , синхронизирующие входы D.t.-триггеров объединены и подключены к выходу генератора тактовых импульсов. При этом в каждом канале неподвижный контакт замыкающего контакта через второй резистор соединен с информационным входом D триггера и одной из обкладок конденсатора, втор обкладка которого подключена к общей щине.This goal is achieved due to the fact that the bounce suppressor device containing the information receiving unit and the clock pulse generator, as well as in each channel, has two resistors, a capacitor, a trigger, and a closing contact, the moving contact of which is connected to the common width, and the information input The DT trigger through the first resistor is connected to the power supply bar, and the outputs to the corresponding inputs of the information receiving unit, the clock inputs of the DT trigger are combined and connected to the output of the clock generator. In this case, in each channel the fixed contact of the closing contact through the second resistor is connected to the information input D of the trigger and one of the capacitor plates, the second of which is connected to a common busbar.

Схема устройства подавлени дребезга представлена на чертеже.Diagram of the chatter suppression device is shown in the drawing.

Она содержит блок 1 приема информации , генератор 2 тактовых импульсов, первый 3 и второй 4 резисторы, конденсатор 5,It contains information receiving unit 1, generator of 2 clock pulses, first 3 and second 4 resistors, capacitor 5,

D -триггер б, замыкающий контакт 7, общую шину 8, щину 9 источника питани .D-trigger b, closing contact 7, common bus 8, bus 9 power supply.

В каждом канале подвижный контакт замййатощего контакта 7 соединен с общей UJHHOH 8, информационный вход 0 -триггера 6 через резистор 3 подключен к щине 9 источника питани , а выходы - к соответствующим входам блока 1 приема информации . Синхронизирующие входы О -трйггеров 6 объединены и подключе 1Ы к выходу генератора 2 тактовых импульсов. В каждом канале неподвижный контакт замыкающего контакта 7 через резистор 4 соединен с ииформационным входом Dt-триггера 6 и одной из обкладок конденсатора 5, втора обкладка которого подключена к общей шине 8.In each channel, the moving contact of the close contact 7 is connected to the common UJHHOH 8, the information input 0 of the trigger 6 through a resistor 3 is connected to the power supply terminal 9, and the outputs to the corresponding inputs of the information receiving unit 1. The synchronization inputs of the O-6 triggers are combined and connected 1Y to the generator output 2 clock pulses. In each channel, the fixed contact of the closing contact 7 is connected via a resistor 4 to the information input of the Dt-flip-flop 6 and one of the plates of the capacitor 5, the second of which is connected to the common bus 8.

Работает устройство подавлени дребезга следующим образом.The bounce suppressor works as follows.

Пусть замыкающий контакт 7 замкнут. Тогда через резистор 4 на информационный вход D -триггера 6 подаетс напр жение логического нул и D.(.-триггер 6 посто нно находитс в нулевом состо нии; Которое все врем подтверждаетс тактовыми импульcaм . При размыкании замыкающего контакта 7 возникает дребезг. Передний фронт тактового импульса генератора 2, разрешающий по входу с йхрбййзаЩи ЗаТТйеь информации в D -триггере б, либо не попадает, либо Попадает в зону дребезга, но только один раз, так как период тактовых импульсов генератора 2 выбираетс больше максимального времени дребезга.Let the closing contact 7 be closed. Then through the resistor 4 to the information input of D-trigger 6, the voltage of logic zero and D. (.- flip-flop 6 is constantly in the zero state; which is constantly confirmed by the clock pulses. When the closure contact 7 opens, there is a rattling. The front edge of the clock generator 2 pulse, allowing the input of the information in the D-trigger to be loaded, either misses or Falls into the bounce zone, but only once, since the period of the clock pulses of the generator 2 is chosen greater than the maximum bounce time but.

Если передний фронт тактового импульса совпадает с логическим нулем одного из ийпульсов дребезга, Dt-триггер 6 сохранйёт свое состо ние в данный момент и переклточаетс в единичное состо ние уже после окончани дребезга положительным фронтом следующего тактового импулЬса. Если же передний фронт тактового импульса совпадает с логической единицей одного из им-ч- Г - . If the leading edge of a clock pulse coincides with the logical zero of one of the bounce pulses, the Dt-flip-flop 6 will retain its state at the moment and switch to a single state already after the end of the bounce by the positive edge of the next clock pulse. If the leading edge of the clock pulse coincides with the logical unit of one of them-G-.

..-..vX „.„.„..- .. vX „.„. „

пульсов Дребезга, то он переключаетс в единичное состо ние во врем дребезга и последующими тактовыми импульсами генератора 2 это состо ние будет подтверждатьс . Резистор 3 формирует уровень логической единицы на информационном входе D -триггера 6, повыша его помехозащищенность при разомкнутых замыкающих контактах 7. Резистор 4 и конденсатор 5 образуют интегрнрующую цепь и предназначены дл подавлени импульсных помех, наводимых на входные линии св зи и коммутирующие элементы . Блок 1 осуществл ет прием и обработку сигналов с выхода D -триггеров б.Bounce pulses, it switches to the single state during bounce and the subsequent clock pulses of the generator 2 will confirm this state. Resistor 3 generates a logical unit level at the information input of D-trigger 6, increasing its noise immunity when the closure contacts 7 are open. Resistor 4 and capacitor 5 form an integrating circuit and are designed to suppress the impulse noise induced on the input lines and switching elements. Block 1 receives and processes signals from the output of D-triggers. B.

Claims

1. Electronics No. 23, 1970, p. 34

2- Patent of Germany No. 1241486, cl. 21 a 36/18 04.03.70 (prototype).

sleep

7 o

S

eleven