SU1336239A1 - Multichannel analog-to-digital converter - Google Patents
Multichannel analog-to-digital converter Download PDFInfo
- Publication number
- SU1336239A1 SU1336239A1 SU853905808A SU3905808A SU1336239A1 SU 1336239 A1 SU1336239 A1 SU 1336239A1 SU 853905808 A SU853905808 A SU 853905808A SU 3905808 A SU3905808 A SU 3905808A SU 1336239 A1 SU1336239 A1 SU 1336239A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- trigger
- combined
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах сопр жени цифровых вычислительных машин , обмена информацией, измерительных комплексах научных исследований и управлени технологическими процессами . Целью изобретени вл етс повышение надежности за счет упрощени устройства и расширение области применени за счет возможности получени выходных сигналов в последовательном коде. В устройство, содержащее генератор 1, счетчик 2 импульсов, регистр 8, триггер 11, цифроаналоговый преобразователь 14, пороговый элемент 22, элемент ИЛИ 23, введены два счетчика 3 и 4 импульсов, оперативные запоминающие устройства 5 и 6, мультиплексор 7, элементы И 9 и 10, триггеры 12 и 13, коммутатор 15, дешифратор 16, элемент 24 задержки, элементы 3 И-ИЛИ 25 и 2 И-ИЛИ 26. 3 ил. S (Л со со О5 ю со соThe invention relates to automation and computer technology and can be used in interface devices of digital computers, information exchange, measuring complexes of scientific research and control of technological processes. The aim of the invention is to increase the reliability by simplifying the device and expanding the field of application due to the possibility of obtaining output signals in a sequential code. A device containing a generator 1, a pulse counter 2, a register 8, a trigger 11, a digital-to-analog converter 14, a threshold element 22, an OR element 23, two counters 3 and 4 pulses, an operational memory 5 and 6, a multiplexer 7, And 9 elements are introduced and 10, triggers 12 and 13, switch 15, decoder 16, delay element 24, elements 3 AND-OR 25 and 2 AND-OR 26. 3 Il. S (L with so O5 y so with
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах сопр жени цифровых вычислительных машин, обмена информацией, измерительных комплексах научных исследований и управлени технологическими процессами.The invention relates to automation and computer technology and can be used in interface devices of digital computers, information exchange, measuring complexes of scientific research and control of technological processes.
Цель изобретени - повышение нановки в 1 триггера 12, заканчиваетс цикл обнулени ОЗУ 5 и начинаетс цикл ввода и преобразовани входной информации, поступающей с шин 17 на информационные входы коммутатора 15. На выходах счетчиков 2-4 под воздействием импульсов генератора 1 возникает монотонно возрастающий код. На дежности за счет упрощени устройства Q выходах дешифратора 16 формируютс и расширение области применени за распределенные во времени сигналы, счет возможности получени выходных поступающие на управл ющие входы ком- сигналов в последовательном коде. мутатора 15.The purpose of the invention is to increase the number of 1 trigger 12, the cycle of zeroing RAM 5 ends and the cycle of input and conversion of input information from bus 17 to information inputs of switch 15 begins. At the outputs of counters 2-4, a monotonically increasing code appears under the influence of generator 1 pulses. On reliability, by simplifying the device Q outputs of the decoder 16, the extension of the field of application for the signals distributed in time is formed, due to the possibility of obtaining output signals arriving at the control inputs of the signals in the serial code. mutator 15.
На фиг. 1 представлена функцио- В соответствии с данными сигнала- нальна схема многоканального анало- g ми на входе порогового элемента 22 гоцифрового преобразовател ; на фиг.2 поочередно коммутируютс сигналы пос- и 3 - временные диаграммы его работы.FIG. Figure 1 shows the function. In accordance with the data, the signal circuit of the multichannel analogue g at the input of the threshold element 22 of the digital transducer; Fig. 2 alternately switches the signals POS and 3, the timing diagrams of its operation.
Многоканальный аналогоцифровой преобразователь содержит генератор 1, сMultichannel analog-to-digital converter contains generator 1, s
то нного напр жени с шин 17. На другой вход порогового элемента 22 поступает монотонно уменьшающеес напр жение с выхода цифроаналогового преобразовател 14, величина которого пропорциональна коду с выхода счетчика 4. В момент равенства напр жений на входах порогового элемента 22 наThis voltage from the busbar 17. To the other input of the threshold element 22 a monotonously decreasing voltage is supplied from the output of the digital-to-analog converter 14, the value of which is proportional to the code from the output of the counter 4. At the same time the voltages at the inputs of the threshold element 22 are
первого по третий счетчики 2-4 импульсов , первое и второе оперативные запоминающие устройства 5 и 6, мультиплексор 7, регистр 8, первый и второй элементы И 9 и 10, с первого поfirst to third counters 2-4 pulses, the first and second operational storage devices 5 and 6, multiplexer 7, register 8, first and second elements And 9 and 10, from first to
3535
4040
третий триггеры 11-13, цифроаналого- 25 его выходе формируетс сигнал 1,the third flip-flops 11-13, digital-analogue-25 its output signal 1 is generated,
переключающий триггер 11 в положение 1. Сигнал 1 с выхода триггера 11 поступает на вход Запись ОЗУ 5, на информационньй вход которого поступа- лельного обмена), шину 19. Конец выво- зо ет сигнал 1 с выхода триггера 12, да слова шину 20 Начало вывода дан- а на адресные входы - код счетчика 3,switching trigger 11 to position 1. Signal 1 from the output of trigger 11 is fed to the input of RAM 5, the informational input of which is a serial exchange), bus 19. The end outputs signal 1 from the trigger output 12, and the words bus 20 output data - and to the address inputs - counter code 3,
соответствующий номеру коммутируемого канала. Одновременно сигнал 1 с выхода триггера 11 разрешает прохож- дение кода счетчика 4 с выхода мультиплексора 7 на информационный вход ОЗУ 6, а через элемент И 10 разрешает режим записи ОЗУ 6.corresponding to the number of the switched channel. At the same time, the signal 1 from the output of the trigger 11 permits the passage of the counter code 4 from the output of the multiplexer 7 to the information input of the RAM 6, and through the element 10 it allows the recording mode of the RAM 6.
На адресные входы старших разр дов ОЗУ 6 поступает код счетчика 3 (номер канала), а на адресные входы младших разр дов - код счетчика 2.The address inputs of the high-order bits of the RAM 6 receive the counter code 3 (channel number), and the address inputs of the lower bits - the counter code 2.
Кроме того, на управл ющие входы мультиплексора 7 поступает код счет- 4g чика 2, под воздействием которого на информационном входе ОЗУ 6 коммутируетс поразр дно код счетчика 4.In addition, the control inputs of the multiplexer 7 receive the code of the 4g switch 2, under the influence of which the counter code 4 is switched at the information input of the RAM 6.
Таким образом, в чейки ОЗУ 6 по адресам, соответствующим кодам, счетчиков 2 и 3, записываетс код счетчика 4, значение которого пропорцио- 11, а на адресные - монотонно возрас- нально величине входного напр жени тающий код с выхода счетчика 3. Раз- на одной из шин 17. Запись информа- р дность счетчика 3 соответствует ции производитс поразр дно в виде числу каналов входных шин 17. По- сиг-1 одного бита. По окончании записи каж- налу переполнени счетчика 3, посту- догп слова на выходе переполнени пающему через элемент 2И-ИЛИ 25 на счетчика 2 вырабатываетс импульс, обнул ющий вход триггера 11, а через который через элемент ЗИ-ИЛИ 25 пос- элемент задержки 24 - на вход уста- тупает на обнул ющий вход триггераThus, the counter 6, the value of which is proportional to 11, is written to the addresses of the corresponding codes of counters 2 and 3, and the value of the input voltage code from the output of counter 3 monotonously increases with address addresses. on one of the buses 17. The record information of the counter 3 corresponds to a bit as the number of channels of the input buses 17. Signal-1 of one bit. Upon completion of the recording of the overflow of counter 3, the word output at the overflow output through element 2И-OR 25 on counter 2 produces a pulse that plugs in the trigger input 11, and through which through element ZI-OR 25 after the delay element 24 - at the input it is set to the zero input of the trigger
вый преобразователь 14, многоканальный коммутатор 15, дешифратор 16, входные шины 17, первые информационные выходные шины 18 (выход паралных , вторую информационную выходную шину 21 (выход последовательного обмена ), пороговый элемент 22, элемент ИЛИ 23, элемент 24 задержки, элементы ЗИ-ИЛИ 25 и 2И-ИЛИ 26, шину 27 Начало ввода данных, шину 28 Конец вывода данных и шину 29 Сброс.converter 14, multichannel switch 15, decoder 16, input buses 17, first information output buses 18 (output parallel, second information output bus 21 (serial exchange output), threshold element 22, OR element 23, delay element 24, ZI elements- OR 25 and 2I-OR 26, bus 27 Start of data entry, bus 28 End of data output and bus 29 Reset.
Устройство работает следующим образом .The device works as follows.
В исходном состо нии по сигналу Сброс счетчики 2-4,триггеры 13 и 12 устанавливаютс в положение О, а триггер 11 г в положение 1. Под воздействием импульсов генератора 1 на выходах счетчиков 2 и 3 формируетс монотонно возрастающий код. На JIH- формационный вход оперативного запоминающего устройства (ОЗУ) 5 поступает сигнал О, на вход Запись - сигнал 1 с пр мого выхода триггераIn the initial state, the signal Reset counters 2-4, triggers 13 and 12 are set to O, and 11 g trigger to position 1. Under the influence of generator 1 pulses, a monotonically increasing code is generated at the outputs of counters 2 and 3. The JIH- formational input of the random access memory (RAM) 5 receives the signal O, and the input Record - signal 1 from the direct trigger output
5050
новки в 1 триггера 12, заканчиваетВ соответствии с данными сигнала- ми на входе порогового элемента 22 поочередно коммутируютс сигналы пос- 1 in flip-flop 12, endsAccording to these signals at the input of the threshold element 22, the signals are alternately switched
то нного напр жени с шин 17. На другой вход порогового элемента 22 поступает монотонно уменьшающеес напр жение с выхода цифроаналогового преобразовател 14, величина которого пропорциональна коду с выхода счетчика 4. В момент равенства напр жений на входах порогового элемента 22 наThis voltage from the busbar 17. To the other input of the threshold element 22 a monotonously decreasing voltage is supplied from the output of the digital-to-analog converter 14, the value of which is proportional to the code from the output of the counter 4. At the same time the voltages at the inputs of the threshold element 22 are
33
11, переключа его в положение О. Сигнал 1 с инверсного выхода триггера 11 поступает на вход Чтение ОЗУ 5, На выходе ОЗУ 5 формируетс сигнал 1 в момент по влени на выходе счетчика 3 кода, соответствующего номеру канала, по которому входно напр жение было преобразовано в код.11, switching it to position O. Signal 1 from inverted trigger output 11 enters input Read RAM 5, Signal 1 is generated at output of RAM 5 at the moment when counter 3 emerges at the code corresponding to the channel number through which the input voltage has been converted in the code.
Сигнал 1 с выхода ОЗУ 5 запреща ет повторную запись кода в ОЗУ 6 в течение одного цикла преобразовани , что исключает неоднозначность преобразовани .The signal 1 from the output of the RAM 5 prohibits the rewriting of the code in the RAM 6 during one conversion cycle, which eliminates the transformation ambiguity.
Аналогично входные напр жени со всех шин 17 преобразуютс в код и в виде битов записываютс в ОЗУ 6. По сигналу переполнени счетчика 4 триггер 13 переключаетс в положение 1 вырабатыва сигнал Начало вывода данных на выходе 20. Сигнал 1 с выхода триггера 13 разрешает прохождние импульсов генератора на вход Чтение ОЗУ 6 и управл ющий вход регистра 8. Одновременно сигнал с выхода переполнени счетчика 4 через эле- мент ИЛИ 23 переключает триггер 11 в положение 1,а триггер 12 - в положение О. Начиаетс цикл вывода данных и обнулени ОЗУ 5. Под воздейст- вием импульсов генератора 1 и кодов счетчиков 2 и 3 происходит поразр дное считывание кодов ОЗУ 6. При этом по выходу 21 производитс передача данных в виде последовательного кодаSimilarly, input voltages from all buses 17 are converted into a code and recorded as bits in RAM 6. By the overflow signal of counter 4, trigger 13 switches to position 1 to generate a signal to begin output data at output 20. Signal 1 from the output of trigger 13 permits the passage of generator pulses to the input Read RAM 6 and the control input of the register 8. At the same time, the signal from the overflow output of counter 4 through the element OR 23 switches trigger 11 to position 1, and trigger 12 to position O. The data output and zero reset RAM 5 begins. impact By detecting the pulses of the generator 1 and the codes of the counters 2 and 3, the RAM 6 codes are read out simultaneously. At the same time, output 21 transmits data in the form of a sequential code.
, ,
а по выходу 18 - в виде параллельного кода.and on exit 18, in the form of a parallel code.
Последовательный код с выхода ОЗУ 6 поступает на информационный вход регистра 8, в котором под воздействи ем сигналов с выхода элемента И 9 происходит поразр дный сдвиг входной информации. Сигнал с выхода переполнени счетчика 2 фиксирует Конец вывода слова - выход 19.The serial code from the output of the RAM 6 is fed to the information input of the register 8, in which a bitwise shift of the input information occurs under the influence of the signals from the output of the AND 9 element. The signal from the overflow output of counter 2 fixes the end of the word output - output 19.
Сигнал с выхода переполнени счетчика 3 через элемент 2И-ИЛИ 26 устанавливает счетчик 4 и триггер 13 в положение О, через элемент 24 задержки - триггер 12 в положение 1, а через элемент ЗИ-ИЖ 25 - триггер 11 в положение О и поступает на выход 28 Конец вывода данных.The signal from the overflow output of counter 3 through element 2I-OR 26 sets counter 4 and trigger 13 to position O, through element 24 of delay - trigger 12 to position 1, and through element ZI-IL 25 - trigger 11 to position O and goes to the output 28 End of data output.
Обнуление ОЗУ 5 происходит аналогично описанному в цикле Исходное состо ние. После этого начинаетс повторный цикл ввода-вывода данных.Resetting RAM 5 occurs as described in the Initial State cycle. After this, a repeated data I / O cycle begins.
Таким образом, многоканальный ана логоцифровой преобразователь позвол Thus, a multichannel analog-digital converter allows
.394.394
ет значительно упростить конструкцию, расширить функции за счет возможности обмена с различными абонентами в параллельном и последовательном кодах .It greatly simplifies the design, expands the functions due to the possibility of exchanging with various subscribers in parallel and sequential codes.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853905808A SU1336239A1 (en) | 1985-06-05 | 1985-06-05 | Multichannel analog-to-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853905808A SU1336239A1 (en) | 1985-06-05 | 1985-06-05 | Multichannel analog-to-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1336239A1 true SU1336239A1 (en) | 1987-09-07 |
Family
ID=21180908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853905808A SU1336239A1 (en) | 1985-06-05 | 1985-06-05 | Multichannel analog-to-digital converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1336239A1 (en) |
-
1985
- 1985-06-05 SU SU853905808A patent/SU1336239A1/en active
Non-Patent Citations (1)
Title |
---|
Микроэлектронные цифроаналоговые и аналого-цифровые преобразователи информации./Под ред. В.Б. Смолова, л.: Энерги , 1976, с. 314-315. Авторское свидетельство СССР № 1040599, кл. Н 03 М 1/46, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1336239A1 (en) | Multichannel analog-to-digital converter | |
SU1378059A1 (en) | Digital register of single pulses | |
SU1249546A1 (en) | Device for reproducing lag functions | |
SU1649553A1 (en) | Device of analog information input | |
SU1264239A1 (en) | Buffer storage | |
SU1310827A1 (en) | Interface for linking information source and receiver | |
SU1236481A1 (en) | Device for sequential separating of ones from binary code | |
SU847313A1 (en) | Information input device | |
SU1003066A1 (en) | Device for exchange of information between digital computer and peripheral device | |
SU1282107A1 (en) | Information input device | |
SU1529293A1 (en) | Device for shaping test sequence | |
SU1439744A1 (en) | Device for shaping coded sequences | |
SU1328842A2 (en) | Device for digital magnetic recording | |
SU1659878A1 (en) | Stroboscope converter | |
SU1251090A1 (en) | Device for exchanging data in computer system | |
SU1501100A1 (en) | Function generator | |
SU1753475A1 (en) | Apparatus for checking digital devices | |
SU1249587A1 (en) | Device for generating addresses for checking memory blocks | |
SU1357939A1 (en) | Timer | |
SU1525695A1 (en) | Timer | |
SU1524038A1 (en) | Programmable pulse distributor | |
SU1256150A1 (en) | Multichannel analog-digital delaying device | |
SU1160260A1 (en) | Method of condition inspection of antifriction bearings | |
SU1265856A1 (en) | Control device for domain memory | |
SU1310899A1 (en) | Storage with simul taneous reading of several layers |