SU1336232A1 - Преобразователь выходных сигналов параметрических датчиков в код - Google Patents

Abstract

Изобретение относитс  к технике аналого-цифрового преобразовани  и может быть использовано в измерительно-информационных системах и системах регулировани . Целью изобретени   вл етс  повышение точности. Преобразователь работает циклически в соответствии с периодами тока , питающего опорный и измерительный датчики, на выходе которых формируютс  напр жени , сдвинутые по фазе. На первом этапе осуществл етс  интегрирование положительных полуволн выходных напр жений датчиков с помощью опорного и измерительного интеграторов. На втором этапе, когда оба выходных напр жени  датчиков станов тс  отрицательными, в б.токе управлени  и регистрации осуществл етс  подсчет импульсов тактовой частоты с помощью счетчика импульсов, код с выхода которого управл ет выходным сигналом резистивной матрицы, на вход которой поступает сигнал с выходного опорного интегратора. При совпадении на нуль-органе сигналов с резистивной матрицы и измерительного интегратора подсчитанный код фиксируетс  и схема возвращаетс  в исходное состо ние, подготав- лива  новый цикл преобразовани . При § этом точность повышаетс  за счет раздель- л ного управлени  интегрированием полуволн f опорного и измер емого напр жений, что исключает вли ние нестабильности фазового сдвига в зависимости от величины измер емого параметра. 1 з. п. ф-лы, 2 ил. 5 оо со 05 Ю СО ГчЭ

Description

Изобретение относитс  к технике аналого-цифрового преобразовани  и может быть использовано в измерительно-информационных системах регулировани  с цифровыми регул торами.

Цель изобретени  - повышение точности.

На фиг. 1 приведена структурна  электрическа  схема преобразовател ; на фиг. 2 - временные диаграммы работы устройства .

Преобразователь содержит опорный 1 и измерительный 2 датчики, резистивную матрицу 3, блок 4 управлени  и регистрации, коммутационные ключи 5 и 6, опорный 7 и измерительный 8 интеграторы с разр дными ключами 9 и 10, нуль-орган 11. Блок 4 управлени  и регистрации содержит компараторы 12 и 13, элемент ИЛИ-НЕ 14, элемент И 15, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16, генератор 17 импульсов, счетчик 18 импульсов , узел 19 регистрации. Входы опорного 1 и измерительного 2 датчиков объединены и  вл ютс  шиной 20 питани .

Устройство работает циклически следующим образом.

Каждый цикл преобразовани  равен одному периоду тока, питаюшего датчики по шине 20, и разбиваетс  на три этапа. В исходном состо нии коммутационные ключи 5 и 6 разомкнуты и разр дные ключи 9 и 10 отключены. На выходе нуль-органа 11 присутствует логическа  единица. В первичной цепи датчиков протекает ток i coswt.

На первом этапе в момент времени to (фиг. 2), когда напр жение на выходе одного из датчиков 1 уже равно нулю, а на выходе другого датчика 2 напр жение запаздывает по фазе, блок 4 управлени  и регистрации выходным напр жением одного из компараторов 12 замыкает ключ 5 и на вход интегратора 7 поступает напр жение с выходной обмотки датчика 1. Начинаетс  интегрирование положительной полуволны синусоидального напр жени . В момент времени t, (фиг. 2), когда напр жение на выходе датчика равно нулю, компаратор 13 замыкает ключ 6 и на интегратор 8 поступает напр жение с датчика 2, при этом начинаетс  интегрирование его положительной полуволны . В момент ij (фиг. 2), когда напр жение с выхода датчика 1 становитс  равным нулю, компаратор 12 размыкает ключ 5, и интегрирование напр жени  на интеграторе 7 прекращаетс . На выходе интегратора 7

образуетс  напр жение Uo )1к-Мц-А,

где MO const - взаимна  индуктивность между обмотками датчика; А, - масштабный коэффициент интегратора.

В момент tj (фиг. 2), когда напр жение на выходе датчика 2 становитс  равным нулю , компаратор 13 размыкает ключ 6, прекраща  интегрирование сигнала с датчика 2 на интеграторе 8. На выходе интегратора 8

0

образуетс  напр жение U;, М,-А, где MX var - взаимна  индуктивность между обмотками датчика 2; А - масштабный коэффициент интегратора 8. На этом

этапе заканчиваетс  цикл интегрировани  входных сигналов. Ключи 5 и 6 разомкнуты, на интеграторах 7 и 8 запоминаютс  напр жени  Ux и Uo.

На втором этапе в момент времени tj на

0 входах обоих компараторов 12 и 13 напр жение равно логическому нулю и на выходе элемента ИЛИ-НЕ 14 по вл етс  сигнал, равный логической единице. Этот сигнал поступает на счетчик 18, .разреша  счет, а также поступает на узел 19 регистрации,

5 разреша  прием кода со счетчика 18, поступает на один из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и на один из входов элемента И 15. На второй вход элемента И 15 подаетс  сигнал логической единицы , который выдает нуль-орган 11 при рас- коммутированных ключах резистивной матрицы 3 и неравенстве напр жений U, и Uo. На выходе элемента И 15 по вл етс  логическа  единица, котора  подаетс  на элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16, на выходе которого остаетс  логический нуль (ключи 9 и 10 остаютс  в исходном состо нии), а также генератор 17 импульсов, который начинает вырабатывать импульсы, поступающие на счетчик 18 и преобразуемые им в код. Выходному коду счетчика 18, который передаетс  на резистивную матрицу 3, однозначно соответствует положение коммутационных ключей матрицы. В процессе коммутации ключей на выходе резистивной матрицы 3 происходит изменение выходного сигнала .

В момент времени t, (фиг. 2) при достижении равенства напр жений с выхода интегратора 8 и с выхода резистивной матрицы 3 поступающий на вход нуль-органа 11 на его выходе сигнал измен етс  с логической единицы на логический нуль, привод  к закрыванию элемента И 15 и прекращению работы генератора 17. Счетчик 18 останавливает счет и выдает на выходе код п, фиксирующийс  в узле 19 регистрации и однознач5 но соответствующий положению ключей резистивной матрицы 3:

2

5

0

5

0

0

5

п - 1, Ш - k п - J ,, - Kj 2 .

U,

к. М,

LM -М,-А,

где k k, -ji- - коэффициент пропорциональности . Величина кода п пропорциональна взаимной индуктивности обмоток измерительного датчика 2 и не зависит от нестабильности напр жени  питани  и от фазового сдвига между выходными напр жени ми датчиков. Поскольку взаимна  индуктивность функционально св зана с измер емым параметром X, код п однозначно соответствует параметру X.

Третий этап. В момент времени t, (фиг. 2) кодирование и считывание кода заканчиваютс . Логический нуль, поступающий с элемента И 15 на элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16, вызывает на его выходе по вление логической единицы, котора  вызывает замыкание разр дных ключей 9 и 10, разр жающих емкости интеграторов 7 и 8, после чего они снова размыкаютс . В момент времени tj t -f Т на выходе элемента ИЛИ-НЕ вновь по вл етс  логический нуль, который сбрасывает выходной код счетчика 18 и отключает входы узла 19 регистрации , на выходе которого остаетс  запомненное значение кода. Ключи резистив- ной матрицы 3 возвращаютс  в исходное положение. На этом полный цикл преобразовани  заканчиваетс . В начале нового цикла при интегрировании входных сигналов на- рущаетс  равенство напр жений на входах нуль-органа 11 и на выходе его вновь по вл етс  исходный сигнал. Новый цикл преобразовани  начинаетс  в момент времени t, to + Т.

Повышение точности преобразовани  достигаетс  за счет раздельного управлени  интегрированием полуволн опорного и измер емого напр жений, поступающих с выхода опорного и измерительного датчиков, что исключает вли ние нестабильности фазового сдвига между напр жени ми в зависимости от изменени  измер емого параметра .

Claims (2)

1. Преобразователь выходных сигналов параметрических датчиков в код, содержащий опорный и измерительный датчики, входы которых объединены и  вл ютс  шиной питани , а выходы через соответствующие первый и второй коммутационные ключи подключены к первым входам соответственно опорного и измерительного интеграторов, первые выходы которых подключены к первым входам соответственно резистивной матрицы и нуль-органа, выход которого соединен с первым входом блока управлени  и

0

0

регистрации, второй вход которого подключен к выходу опорного датчика, а первый и второй выходы соединены с управл ющими входами соответственно первого и второго коммутационных ключей, и первый и второй разр дные ключи, информационные входы которых соединены с вторыми выходами соответственно опорного и измерительного интеграторов , вторые входы которых соединены с выходами соответственно первого и второго разр дных ключей, управл ющие входы которых объединены и подключены к третьему выходу блока управлени  и регистрации, четвертые выходы которого соответственно соединены с вторыми входами резистивной 5 матрицы, выход которой соединен с вторым входом нуль-органа, отличающийс  тем, что, с целью повышени  точности, выход измерительного датчика подключен к третьему входу блока управлени  и регистрации.

2. Преобразователь по п. 1, отличающийс  тем, что блок управлени  и регистрации выполнен на первом и втором компараторах, элементе И, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, генераторе импульсов, узле регистрации , счетчике импульсов и элементе ИЛИ- НЕ, входы которого соответственно соединены с выходами первого и второго компараторов и  вл етс  первым и вторым выходами блока управлени  и регистрации, первым входом которого  вл етс  первый вход элемента И, вторым и третьим входами - входы соответственно первого и второго компараторов , а третьим выходом - выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого объединен с входом генератора импульсов и подключен к выходу элемента И, второй вход которого объединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управл ющими входами узла регистрации и счетчика импульсов и подключен к выходу элемента ИЛИ-НЕ, при этом выход генератора импульсов соединен со счетным входом счетчика импульсов, выходы которого соответственно соединены с информационными входами узла регистрации и  вл ютс  четвертыми выходами блока управлени  и регистрации.

5

0

5

0

USuif

Фиг. 2