SU1327283A1

SU1327283A1 - Key element

Info

Publication number: SU1327283A1
Application number: SU864021124A
Authority: SU
Inventors: Александр Михайлович Воловик; Юрий Алексеевич Руденко; Валерий Константинович Григорьев
Original assignee: Предприятие П/Я А-3759
Priority date: 1986-02-17
Filing date: 1986-02-17
Publication date: 1987-07-30

Abstract

Изобретение может быть использовано в качестве коммутационного элемента в цифровых- системах измерени , сбора и передачи данных. Цель изобретени - упрощение устройства. Ключевой элемент содержит К-МДП-клю- .чи 1 и 2, состо щие из МДП-транзисто- ров разного типа проводимости, инверторы 3 и 4, элементы И 5... 7 и D- триггер 10. Введение элементов 8 и 9 задержки и образование новых функциональных св зей устран ет дополнительные источники управл ющих сигналов и логические элементы формировани сигнала контрол работы устройства. 1 ил. (Л с 00 tc ю 00 САThe invention can be used as a switching element in digital measurement, data acquisition and transmission systems. The purpose of the invention is to simplify the device. The key element contains К-МДП-клю-чи 1 and 2, consisting of MOS transistors of different types of conductivity, inverters 3 and 4, elements AND 5 ... 7 and D- trigger 10. Introduction of elements 8 and 9 delays and the formation of new functional connections eliminates additional sources of control signals and logic elements of the formation of a signal controlling the operation of the device. 1 il. (L 00 tc s 00 SA

Description

Изобретение относитс к электронной коммутационной технике и может быть использовано в качестве коммутационного элемента в цифровых система измерений, сбора и передачи данных.The invention relates to electronic switching technology and can be used as a switching element in a digital measurement, data acquisition and transmission system.

Цель изобретени - повьшение надежности за счет устранени дополнительных источников управл ющих сигналов п логических элементов формиро- вани сигнала контрол работы ключевого элемента.The purpose of the invention is to increase reliability by eliminating additional sources of control signals from logic elements forming a control signal of the operation of a key element.

Цель достигаетс путем введени элементов задержки, с помогдью которых сигнал контрол правильности ра- боты устройства формируетс в самом ключевом элементе с приходом управл ющего сигнала, который определ ет включенное или выключенное состо ние устрой9тва,The goal is achieved by introducing delay elements, with the help of which the signal controlling the correctness of the device operation is formed in the most key element with the arrival of a control signal that determines the on or off state of the device,

На чертеже приведена принципиальна схема ключевого элемента.The drawing is a schematic diagram of a key element.

Устройство содержит первый 1 и второй 2 К-ВДП-ключи, калодый из которых состоит из пары параллельно включен- ных ВДП-транзисторов разного типа проводимости, первьй 3 и второй 4 инверторы , первый 5, второй 6, третий 7 элементы И, первый 8 и второй 9 элементы задержки, D-триггер 10. The device contains the first 1 and second 2 K-VDP-keys, each of which consists of a pair of parallel-connected VDP transistors of different type of conductivity, the first 3 and the second 4 inverters, the first 5, the second 6, the third 7 And elements, the first 8 and second 9 delay elements, D-trigger 10.

Входна клемма 11 первого К-МДП- ключа 1, вл юща с общей точкой первой пары разноименных токовых электродов ВДП-транзисторов этого ключа,, подключена к первому входу второго элемента И 6 и к входной иптне 1 2 устройства . Выходные клеммы 13 и 14 соответственно первого 1 и второго 2 К-ВДП-ключей, вл ющиес общими точками соответствующих вторых пар раз- но11менных токовых электродов МДП- транзисторов этих ключей, подключены к выходной шине 15 устройства и к соединенным между собой D-входу D-триггера 10 и первому входу третьего эле- 45 управл юшую шину 16 подаетс едимента И 7.The input terminal 11 of the first K-MDP-key 1, which is the common point of the first pair of opposite current electrodes of the VDP transistors of this key, is connected to the first input of the second element 6 and to the input device 1 2 of the device. The output terminals 13 and 14, respectively, of the first 1 and second 2 K-VDP-keys, which are common points of the corresponding second pairs of different current electrodes of MOS transistors of these keys, are connected to the output bus 15 of the device and to the D-input D connected to each other -trigger 10 and the first input of the third ele 45 control bus 16 is supplied with the unit I 7.

Выход первого элемента И 5, первый вход которого соединен с вторым входом второго элемента Ибис управл ющей шиной 16 устройства, подключен непосредственно к затвору МДП- транзистора п-типа первого К-МДП-ключа I, а через первый инвертор 3 - к затвору МДП-транзистора р-типа того же К- ЩП-клгоча.The output of the first element 5, the first input of which is connected to the second input of the second Ibis element by the control bus 16 of the device, is connected directly to the gate of an n-type MOSFET of the first K-MIS key I, and through the first inverter 3 p-type transistor of the same K-ShchP-klgocha.

Выход второго элемента И 6 через первый элемент задержки 8 подключен к С-входу D-триггера 10, S-вход которого соединен с выходом третьегоThe output of the second element And 6 through the first delay element 8 is connected to the C-input of the D-flip-flop 10, the S-input of which is connected to the output of the third

5050

5555

ничный импульс, который через первый элемент И 5 открывает первьш К-МДП- ключ 1, Информационный цифровой сигнал свходной шины 12 поступает на выходную шину 15 устройства и на D вход D-триггера 10. Если входной сигнал единичный, то он подтверждает единичное состо ние D-триггера 10, так как на его С-вход при этом также поступит синхроимпульс. Если входной сигнал нулевой, то синхроимпульс не формируетс на выходе второго элемента И 6 PI состо ние D-триггера не измен етс .The main pulse, which, through the first element 5, opens the first K-MDP-key 1, the digital information signal of the input bus 12 goes to the output bus 15 of the device and to the D input of the D-flip-flop 10. If the input signal is single, then it confirms the single state D-flip-flop 10, since its sync pulse will also go to its C-input. If the input signal is zero, then the sync pulse is not generated at the output of the second element And the 6 PI state of the D-flip-flop does not change.

элемента И 7, а инвертирующий выход того же D-триггера через второй элемент 9 задержки соединен с вторым входом третьего элемента И 7 и с входом второго инвертора 4.element And 7, and the inverting output of the same D-flip-flop through the second delay element 9 is connected to the second input of the third element And 7 and to the input of the second inverter 4.

Вход и выход вт орого инвертора 4 подключены соответственно к затвррам МДП-транзисторов п- и р-типа второго К-МДП-ключа 2, входна клемма 17 которого вл юща с общей точкой первой пары разноименных токовых электродов МДП-транзисторов этого ключа, соединена с шиной 18 питани устройства , к которой относительно общей шины 19 подключаетс источник посто нного питани , общий дл всех элементов данного устройства.Ключевой элемент, функционирует следующим образом.The input and output of the second inverter 4 are connected respectively to the gates of p-type and p-type MOSFET transistors of the second K-MDP-key 2, the input terminal 17 of which is the common point of the first pair of dissimilar current electrodes of the MIS transistors of this key, is connected to bus 18 of the power supply of the device to which the source of constant power is connected to the common bus 19 common to all elements of this device. The key element operates as follows.

В исходном состо нии D-триггер 10 находитс в единичном состо нии и сигнал с его инвертирующего выхода закрывает второй К-МДП-ключ 2, а на второй вход первого элемента И 5 подаетс разрешающий сигнал 1,In the initial state, the D-flip-flop 10 is in a single state and the signal from its inverting output closes the second K-MOS-key 2, and the enable signal 1 is applied to the second input of the first element And 5

Если при включении питани D-триггер 10 не установитс в единичное состо ние, то первый К-МДП-ключ откроетс и единичный сигнал с выходной шины 15 через третий элемент И 7, воздейству на S-вход D-триггера, установит его в исходное единичное состо ние .If at power-up the D-flip-flop 10 is not established in the single state, then the first K-MOS-key will open and a single signal from the output bus 15 through the third element And 7, affecting the S-input of the D-flip-flop condition.

В закрытом состо нии ключевого элемента на управл ющей шине 16 устройства нулевой сигнал и цифровой сигнал с входной шины 12 устройства не проходит на выходную шину 15 поскольку на выходе первого элемента И 5 действует сигнал О, и первый К-МДП-ключ 1 закрыт.In the closed state of the key element on the control bus 16 of the device, the zero signal and the digital signal from the input bus 12 of the device do not pass to the output bus 15, since the output of the first element 5 has the signal O and the first K-MOS-key 1 is closed.

В открытом состо нии устройстваIn the open state of the device

управл юшую шину 16 подаетс еди control bus 16 is fed one

При коротком замыкании выходной шины устройства на общую шину 19 и коммутации единичного сигнала происходит отключение первого К-МДП-ключа 1, что обеспечивает сохранение работоспособности устройства после устранени замыкани . В этом режиме на D- вход D-триггера поступает сигнал О и с приходом синхроимпульса D-триг- гер переключаетс , измен состо ние второго инвертора 4, которьм переводит первый элемент И 5 в нулевое состо ние , тем самым закрыва первый К-МДП-ключ 1.When the output bus of the device is short-circuited to the common bus 19 and a single signal is switched off, the first K-MDS-key 1 is disconnected, which ensures the preservation of the device’s operability after eliminating the closure. In this mode, the D-input of the D-flip-flop receives a signal O and with the arrival of the clock pulse, the D-flip-flop switches, changing the state of the second inverter 4, which puts the first element And 5 into the zero state, thereby closing the first K-MOS- key 1.

Ток короткого замыкани второго К-МДП-ключа 2 невелик, но при устранении короткого замыкани в нагрузке он создает достаточньй сигнал дл установки D-триггера 10 в исходное единичное состо ние.The short-circuit current of the second K-MDP-key 2 is small, but when the short-circuit in the load is eliminated, it creates a sufficient signal to set the D-flip-flop 10 to the initial single state.

Таким образом в устройстве достигаетс повышение надежности и контроль работы при значительном упрощении - меньшем числе конструктивных элементов и внешних управл ющих воздействий .In this way, the device achieves increased reliability and control of work with a significant simplification - fewer structural elements and external control actions.

Claims

Invention Formula

The key element containing the first and second K-MDS-keys, each of which consists of a pair of MIS-transistors of different types of conductivity, two inverters, three elements And and D-flip-flop, the input terminal of the first, K-MDP-key , Which is the common point of the first pair of opposite current electrodes of MOSFETs of this key.

connected to the input bus device, 40 output D-flip-flop.

Editor M.Tovtin Order 3407/54

Compiled by V. Lementuyev

Tehred V.KadarKorrektor V.But ha

Circulation 901 Subscription

VNIIPI USSR State Committee

for inventions and discoveries 113035, Moscow ;, Ж-35, Raushsk nab., 4/5

Production and printing company, Uzhgorod, st. Project a, 4

and the output terminals of the first and second K-MDS-keys, which are common points of the corresponding second pairs of alternating current electrodes SchP-

transistors of these keys are connected

to the output bus of the device, which is also connected to the D-input of the D-flip-flop, the output of the first element And, the input

which is connected to the control bus of the device, connected directly to the gate of the p-type MOS transistor of the first K-MDP-key, and through the first inverter to the gate of the p-type MOS transistor of the same K-MDS key, the input and output of the second the inverter is connected respectively to the gates of the MIS transistors n - and. p-types of the second K-MDP-key, different

so that, for the sake of simplicity, two delay elements have been inserted into the device, the input terminal of the second E-MDS key, which is a common point of the first pair of opposite current electrodes

MOS transistors of this key are connected to the power supply bus of the device, the second input of the first element I is connected to the output of the second inverter, the inputs of the second element I, the output of which through the first delay element is connected to the C input D of TpHrrepa, are connected respectively to the input and control buses the device, the inputs of the third element And the output of which is connected to the S-input of the D-flip-flop, are connected respectively to the output bus of the device and to the input of the second inverter, to which is also connected via the second delay element inverting