SU1312737A1 - Shaft turn angle-to-digital converter - Google Patents
Shaft turn angle-to-digital converter Download PDFInfo
- Publication number
- SU1312737A1 SU1312737A1 SU853992573A SU3992573A SU1312737A1 SU 1312737 A1 SU1312737 A1 SU 1312737A1 SU 853992573 A SU853992573 A SU 853992573A SU 3992573 A SU3992573 A SU 3992573A SU 1312737 A1 SU1312737 A1 SU 1312737A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- outputs
- digital
- code
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл св зи ана- логовьпс источников информации с цифровым вычислительным устройством. С целью повышени быстродействи в преобразователь, содержащий синусно- косинусный вращающийс трансформатор (СКВТ) 1, цифроаналоговые преобразователи 11АП 3 и 4, дифференциальный усилитель 5, блок 6 преобразовани кода в коды синуса и косинуса, блок 7 пам ти, третий ЦАП 8, суммируюпщй усилитель 9, реверсивный счетчик 10, демодул тор 12, источник 17 опорного напр жени , введены селектор 2 квадрантов, накопитель 15, сумматор 16, АЦП 13, регистр 14 и формирователь 11 импульсов. ЦАП 3 и 4 производ т перемножение выходных сигналов СКВТ, приведенных к первому квадранту , на коды синуса и косинуса выходного кода средних разр дов реверсивного счетчика 10. В сумматоре 16 суммируетс код поправки, записанный заранее в блоке 7 пам ти, с кодом, образованным накопителем 15 и младшими разр дами реверсивного счетчика 10. Выходной код сумматора 16 преобразуетс в ЦАП 8 в напр жение. В суммирующем усилителе 9 формируетс сигнал переменного тока, амплитуда которого пропорциональна рассогласованию между углом 0 поворота СКВТ и его кодовым эквивалентом в реверсивном счетчике 10 и накопителе 15 с учетом инструментальных погрешностей преобразовател , записанных в блоке 7. АЦП 13 вырабатывает из выходного сигнала усилител 9 код рассогласовани , который в накопителе 15 суммируетс с кодом предьадущего измерени . Знак кода рассогласовани вырабатываетс в демодул торе 12.Тактовые импульсы синхронизации выраба- тьшаютс дважды за период опорного напрйжени в формирователе 11. 1 ил. i (Л 00 tsD СС vlThe invention relates to automation and computing and can be used to communicate analog information sources with a digital computing device. In order to increase the speed of a converter containing a sine-cosine rotary transformer (CCTT) 1, digital-to-analog converters 11AP 3 and 4, a differential amplifier 5, a block 6 for converting code to sine and cosine codes, a block 7 for memory, a third DAC 8, a summing amplifier 9, the reversible counter 10, the demodulator 12, the source 17 of the reference voltage, the selector of 2 quadrants, the accumulator 15, the adder 16, the ADC 13, the register 14 and the pulse shaper 11 are entered. DACs 3 and 4 multiply the output signals of the SCRT reduced to the first quadrant by the sine and cosine codes of the output code of the average bits of the reversible counter 10. In the adder 16, the correction code written in advance in memory block 7 is added to the code formed by the accumulator 15 and the lower bits of the reversible counter 10. The output code of the adder 16 is converted into a DAC 8 into a voltage. In the summing amplifier 9, an alternating current signal is generated, the amplitude of which is proportional to the mismatch between the ACS rotation angle 0 and its code equivalent in a reversible counter 10 and accumulator 15 taking into account the instrumental errors of the converter recorded in block 7. The ADC 13 generates an error code from the output signal of amplifier 9 which in accumulator 15 is summed with the previous measurement code. The sign of the error code is generated in the demodulator 12. The clock synchronization pulses are generated twice during the period of the reference voltage in the driver 11. 1 Il. i (L 00 tsD SS vl
Description
113113
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл св зи аналоговых источников информации с цифровым вычислительным устройством.The invention relates to automation and computing and can be used to connect analog information sources with a digital computing device.
Целью изобретени вл етс повышение быстродействи преобразовател .The aim of the invention is to increase the speed of the converter.
На чертеже представлена структурна схема преобразовател .The drawing shows a block diagram of the converter.
Преобразователь содержит синусно- косинусный вращающийс трансформатор (СКВТ) 1, селектор 2 квадрантов,первый 3 и второй А цифроаналоговые преобразователи (ЦАП), дифференциальный усилитель 5, блок 6 преобразовани кода в коды синуса и косинуса, блок 7 пам ти, третий ЦАП 8, суммирующий усилитель 9, реверсивный счетчик 10, формирователь 11 импульсов, демодул тор 12, аналого-цифровой преобразователь (АЦП) 13, регистр 14, накопитель 15, сумматор 16, источник 17 опорного напр жени .The converter contains a sine-cosine rotating transformer (CCTT) 1, a quad selector 2, the first 3 and second A digital-to-analog converters (DAC), a differential amplifier 5, a code conversion unit 6 to sine and cosine codes, a memory block 7, a third DAC 8, summing amplifier 9, reversible counter 10, shaper 11 pulses, demodulator 12, analog-to-digital converter (ADC) 13, register 14, accumulator 15, adder 16, reference source 17.
Преобразователь работает следующим образом.The Converter operates as follows.
Сигналы с выхода СКВТ, пропорциональные синусу и косинусу измер емого угла, поступают на селектор 2 квадранта, который по состо нию f двух старших разр дов выходного кода реверсивного счетчика 10 вырабатывает на своих аналоговых выходах сигналы, соответствующие тригонометрическим функци м sinu, cos первого квадранта измер емого угла.Signals from the output of the SCRT, proportional to the sine and cosine of the measured angle, are sent to the quadrant selector 2, which in the f state of the two most significant bits of the output code of the reversible counter 10 produces on its analog outputs signals corresponding to the trigonometric functions sinu, cos of the first quadrant of the measurements angle.
Сигналы 81пл и созл)- подаютс на аналоговые входы цифроаналоговых преобразователей 3 и А, где умножаютс на цифровой код, эквивалентный соответственно косинусу и синусу кода V,, Функциональное преобразование кода Y выполн етс блоком 6 синус- но-косинусного преобразовани ,Разность полученных произведений sin if cos ( и cos t sin If с выхода дифференциального усилител 5 подаетс на второй вход суммирующего усилител 9, на первый вход которого подаетс сигнал с выхода цифроаналогового преобразовател 8, представл ющий собой произведение опорного сигнала Ujj на выходной код сумматора 16,Signals 81pl and conv) are fed to the analog inputs of digital-to-analog converters 3 and A, where they are multiplied by a digital code equivalent to the cosine and the sine of the V, code respectively. Functional conversion of the Y code is performed by block 6 of the sine-cosine transform. if cos (and cos t sin If from the output of the differential amplifier 5 is fed to the second input of summing amplifier 9, to the first input of which a signal is output from the output of the digital-to-analog converter 8, which is the product of the reference signal Ujj drove to the output code adder 16,
Выходной код сумматора 16 вл етс разностью цифрового кода i/, образованного группой выходов накопител 15 и младшими разр дами реверсивного счетчика 10, и цифрового кода поправки d, соответствующей инст7372The output code of the adder 16 is the difference of the digital code i / formed by the group of outputs of the accumulator 15 and the lower bits of the reversible counter 10, and the digital code of the correction d corresponding to inst7372
рументальной погрешности преобразовател и выбранной из корректирующего блока 7 пам ти по коду Lf и f старших разр дов счетчика 10. На выходеthe error of the converter and the memory selected from the correction block 7 by the Lf and f code of the higher bits of the counter 10. At the output
5 суммирующего усилител 9 образуетс сигнал рассогласовани U, пропорциональный 8in( Lf) - - с/,5 summing amplifier 9 produces an error signal U, proportional to 8in (Lf) - - s /,
При малых рассогласовани х кода реверсивного счетчика 10 с угломWith small misalignment code reversible counter 10 with an angle
О поворота СКВТ Ц U (V,, Ч, About turning SKVT TS U (V ,, H,
+ If ) - (/ , Код сУ поправки содержит в себе информацию о погрешност х си-, нусно-косинусного преобразовател 1, погрешност х селектора 2 квадрантов,+ If) - (/, The correction code of the amendment contains information about the errors of the si-, nous-cosine converter 1, the errors of the selector of 2 quadrants,
ЦАП 3 и 4 и дифференциального усилител 5, DAC 3 and 4 and differential amplifier 5,
Формирователь 11 вырабатывает последовательность импульсов счета с удвоенной частотой опорного иапр жени . При этом передние фронты импульсов счета совпадают с максимумами полуволн напр жени U. Демодул тор 12 по напр жени м U и опорному Up вырабатывает сигнал знака рассогласовани . Сигнал U с выхода суммирующего усилител 9 поступает на входы АЦП 13, состо щего из блока компараторов, выходы которого подключены к шифратору, формирующемуThe former 11 generates a sequence of counting pulses with a doubled frequency of the reference voltage. In this case, the leading edges of the counting pulses coincide with the maxima of the half-waves of the voltage U. A demodulator 12 across the voltages U and a reference Up generates a mismatch sign signal. The signal U from the output of the summing amplifier 9 is fed to the inputs of the ADC 13, consisting of a comparators unit, the outputs of which are connected to an encoder that forms
арифметический двоичный код рассогласовани (не показано). arithmetic binary error code (not shown).
По сигналу с выхода блока выходной код АЦП 13 в каждом цикле фикси- 35 руетс в регистре 14 и поступает в накопитель 15, где oбpaзyefc разность текущего н предьщущего значений и сигнал переноса в последующие разр ды реверсивного счетчика 10.The output signal of the ADC 13 is fixed in register 14 in each cycle by a signal from the output of the block and is fed to accumulator 15, where the shapef is the difference between the current and previous values and the transfer signal to the subsequent bits of the reversible counter 10.
Преобр азователь работает циклически , с по влением каждого выходного импульса формировател 11 организуетс цикл, обеспечивающий получение результата преобразовани . Быст- родействие преобразовател увеличиваетс за счет снижени времени отработки сигнала рассогласовани в АЦП 13.The transformer operates cyclically, with the appearance of each output pulse of the former 11, a cycle is organized to obtain the result of the conversion. The speed of the converter is increased by reducing the time needed for the processing of the error signal in the A / D converter 13.
4040
4545
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853992573A SU1312737A1 (en) | 1985-12-13 | 1985-12-13 | Shaft turn angle-to-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853992573A SU1312737A1 (en) | 1985-12-13 | 1985-12-13 | Shaft turn angle-to-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1312737A1 true SU1312737A1 (en) | 1987-05-23 |
Family
ID=21210913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853992573A SU1312737A1 (en) | 1985-12-13 | 1985-12-13 | Shaft turn angle-to-digital converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1312737A1 (en) |
-
1985
- 1985-12-13 SU SU853992573A patent/SU1312737A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0154654B1 (en) | Device for detecting position of rotor of motor | |
CN103528612A (en) | Method for increasing resolution ratio of absolute rotary encoder | |
SU1312737A1 (en) | Shaft turn angle-to-digital converter | |
EP0257100B1 (en) | Pulse distribution type position detector | |
JPS62142220A (en) | Interpolating circuit using decoder | |
SU1363472A1 (en) | Code-to-shaft angle converter | |
SU862164A1 (en) | Converter of shaft turn to code | |
SU991468A1 (en) | Analog value to code multi-channel converter | |
SU1119051A1 (en) | Shaft turn angle encoder | |
SU1341719A1 (en) | Shaft angle of turn encoder | |
SU942098A1 (en) | Shaft angular position-to-code converter | |
SU1644380A1 (en) | Shaft rotation angle-to-digit converter | |
SU1438000A1 (en) | Shaft angle digitizer | |
SU1249699A1 (en) | Shaft turn angle-to-digital converter | |
SU1283968A1 (en) | Shaft turn angle-to-digital converter | |
SU1126988A1 (en) | Angle encoder | |
SU1690198A2 (en) | Converter of shaft rotation angle to digit | |
SU1311026A1 (en) | Shaft turn angle-to-digital converter | |
SU1043704A1 (en) | Function angular position-to-code generator | |
SU1631726A1 (en) | Method for position-to-number conversion and device thereof | |
SU982045A1 (en) | Shaft angular position-to-code converter | |
SU1039025A1 (en) | Paralle-series analog-digital converter | |
SU1697266A1 (en) | Shaft rotation angle-to-code functional converter | |
SU942101A1 (en) | Shaft angular position-to-code converter | |
RU1783473C (en) | Digital-analog servo system device for control of positioning object |