SU1310896A1 - Запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к запоминающим устройствам и может быть использовано при создании больших интегральных схем пам ти. Цель изобретени  - повышение быстродействи  за счет нормированного уве- ли чени  тока разр да распределенных емкостей разр дных шин матричного накопител . Запоминающее устройство содержит матричный накопитель, формирователь опорных напр жений, группу разр дных усилителей и первый, второй, третий и четвертый источники тока, причем каждый разр дный усилитель состоит из резистора и первого, второго, третьего, четвертого и п того п-р-п-транзисторов, а формирователь опорных напр жений - из резистора, первого , второго и третьего п-р-п-транзисторов и первого и второго источников опорного напр жени . 1 ил. со о 00 со 05

Description

Изобретение относитс  к запоминающим устройствам (ЗУ) и может быть использовано при создании больших интегральных схем пам ти (БИС ЗУ).

Цель изобретени  - повышение быстродействи  устройства.

На чертеже приведена функциональна  схема устройства.

Устройство содержит матричный накопитель 1, формирователь 2, опорных напр жений , группу разр дных усилителей 3 и первый 4, второй 5, третий 6, четвертый 7 источники тока. Разр дный усилитель 3 состоит из резистора 8, первого 9, второго 10, третьего 11, четвертого 12 и п того 13 п-р-п-транзисторов. Формирователь 2 опорных напр жений состоит из резистора 14, первого 15, второго 16, третьего 17 п-р-п-транзисторов и первого 18 и второго 19 Источников опорного напр жени . Кроме того, на чертеже обозначены элементы 20 пам ти (ЭП), разр дные 21 и словарные 22 шины, шина 23 питани , паразитные емкости 24 разр дных шин, управл юш,ие входы 25 и 26 разр дных усилителей 3.

Запоминающее устройство работает следующим образом.

Пусть один разр дный усилитель 3 с входом управлени  25 был ранее выбран, а в данный момент времени происходит переходный процесс выбора другого разр дного усилител  3 с входом управлени  25 (т. е. Уюм Vexze ) Напр жение на разр дных шинах 21, ранее выбранного столбца ЭП 20 из-за наличи  распределенных емкостей шин 24 остаетс  ниже, чем на разр дных шинах 24 вновь выбранного столбца. При этом происходит зар д емкостей разр дных шин 24 по цепи: шина 23 питани , резистор 8, коллектор-эмиттер транзистора 17, коллектор-эмиттер транзисторов 9 и 10, распределенна  емкость 21, обща  шина. За счет протекани  тока зар да напр жение на базе транзистора 16 уменьшаетс  на величину ДУбт is(t)Rw .

Из схемы устройства видно, что транзисторы 11 и 12 (аналогично как и такие же транзисторы в другом разр дном усилителе 3) вместе с транзистором 16 образуют дифференциальный каскад с источником 7 тока.

Во врем  снижени  напр жени  на базе транзистора 16 выполн етс  условие Уб5(2б та и через транзисторы 11 и 12 протекает дополнительный ток, определ емый источником 7 тока, обеспечива  ускоренный разр д распределенных емкостей 21 разр дных щин 24 вновь выбираемого разр дного усилител  3 по цепи: разр дна  шина 24, коллектор - первый эмиттер транзистора 11, источник 4 тока, обща  шина и параллельно разр дна  шина 24, коллектор - второй эмиттер транзистора 11, источник 4 тока, обща  шина.

5

Цепь разр да второй разр дной шины 24: коллектор - первый эмиттер транзистора 12, источник 5 тока, обща  шина и параллельно - коллектор - второй эмиттер

транзистора 12, источник 7 тока, обща  шина.

После окончани  зар да емкостей ранее выбранного столбца ЭП 20 напр жение на базе транзистора 16 повыситс  и будет оп0 редел тьс  выражением

Увпб Ул - V« ,

гдеУ(8 -напр жение первого опорного источника 18. При выполнении услови : VBT« дополнительный ток разр да емкостей разр дных шин вновь выбранного столбца ЭП 20 прекратитс , а ток, задаваемый источником 4 тока протекает по цепи: шина питани , коллектор-эмиттер транзистора 16, источник 4 тока, обша  шина.

Дл  исключени  вли ни  паразитной ем0 кости первой шины опорного напр жени  на врем  существовани  дополнительного тока разр да емкостей разр дных шин вновь выбираемого столбца ЭП 20. в формирователь опорных напр жений введен дополнительный транзистор 17 с напр жением на базе, определ емым вторым источником 19 опорного напр жени . Это обеспечивает практически посто нное напр жение на первой шине опорного напр жени  во врем  переходного процесса выбора столбца ЭП

Q 20. Цепь, содержаща  транзистор 10, вторую шину опорного напр жени , резистор 14, транзисторы 9, 10 и 13 и источник 6 тока, определ ет напр жение на разр дных шинах невыбранного столбца, а также обеспечивает снижение напр жени  на эмит5 терах транзисторов 9 и 10 до уровн  ниже, чем уровни управлени  выбранным элементом пам ти на разр дных шинах при записи и считывании.

Из приведенного описани  запоминающего устройства следует, что устройство обеспечивает нормированное увеличение тока разр да распределенных емкостей разр дных шин вновь выбираемого столбца ЭП 20 на врем  сушествовани  тока зар да таких же емкостей ранее выбранного столбца

5 ЭП 20.

Использование предлагаемого устройства позвол ет проводить быстрый разр д паразитных емкостей разр дных шин нормированным увеличением тока вновь выбираемого столбца ЭП 20, а затем перейти на огра0 ниченный ток столбца, обеспечивающий необходимую дл  надежного функционировани  величину разности напр жений между разр дными щинами при считывании информации .

55

Claims (1)

1. Формула изобретени 

   Запоминающее устройство, содержащее матричный накопитель, формирователь опорных напр жений, группу разр дных усилителей и первый, второй и третий источники тока, первые выводы которых соединены с общей шиной устройства, а вторые - соответственно с первой, второй и третьей управл ющими щинами выборки устройства, формирователь опорных напр жений выполнен на одном п-р-п-транзисторе, база и коллектор которого соединены с щиной питани  устройства, а эмиттер - с первой щиной опорного напр жени  устройства, каждый разр дный усилитель состоит из первого , второго, третьего, четвертого и п того п-р-п-транзисторов и резистора, один вывод которого соединен с первой щиной опорного напр жени  устройства, а второй вывод - с коллектором п того и базами первого и второго п-р-п-транзисторов, коллекторы которых соединены с второй щиной опорного напр жени  устройства, а эмиттеры - с соответствующими разр дными шинами столбца матричного накопител  того же разр да и соответственно с коллекторами третьего и четвертого п-р-п- транзисторов того же разр дного усилител , базы которых и база п того п-р-п-тран- зистора объединены и  вл ютс  управл ющим входом выборки соответствующего разр дного усилител , а эмиттеры этих транзисторов соединены соответственно с

   22

   го

   первой, второй и третьей управл ющими шинами выборки устройства, отличающеес  тем, что, с целью повыщени  быстродействи , в него введен четвертый источник

   тока, третий и четвертый п-р-г-транзис- торы каждого разр дного усилител  выполнены двухэмиттерными, а в формирователь опорных напр жений введены второй и третий п-р-п-транзисторы, резистор и пер0 вый и второй источники опорного напр жени , причем отрицательный вывод первого источника опорного напр жени  соединен с базой второго п-р-п-транзистора, а положительный вывод - с одним выводом резистора и коллектором второго п-р-п- транзистора, эмиттер которого соединен с второй щиной опорного напр жени , а база - с положительным выводом второго источника опорного напр жени , отрицательный вывод которого соединен с общей щи0 ной устройства, второй вывод резистора соединен с щиной питани  устройства и коллектором второго п-р-н-транзистора в каждом разр де усилител , эМиттер которого соединен с вторыми эмиттерами третьего и четвертого п-р-п-транзисторов каждого разр дного усилител  и первым выводом четвертого источника тока, второй вывод которого соединен с общей щикой устройства .

   5

   5

   п

   J

   гг

   /

   нн

   нн

   Н

   Z3

   Й70i i

   t-J

   7 4 б S/

   Составитель В. Лапшинский

   Редактор Т. ПарфеноваТехред И. ВересКорректор И. Эрдейи

   Заказ 1763/49Тираж 590Подписное

   ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

   113035, Москва, Ж-35, Раушска  наб., д. 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   г 1

   1 fff

   / /