SU1310825A1 - Устройство дл блокировки информации в вычислительной системе при включении и выключении электропитани - Google Patents

Устройство дл блокировки информации в вычислительной системе при включении и выключении электропитани Download PDF

Info

Publication number
SU1310825A1
SU1310825A1 SU854001174A SU4001174A SU1310825A1 SU 1310825 A1 SU1310825 A1 SU 1310825A1 SU 854001174 A SU854001174 A SU 854001174A SU 4001174 A SU4001174 A SU 4001174A SU 1310825 A1 SU1310825 A1 SU 1310825A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
unit
power supply
voltage
Prior art date
Application number
SU854001174A
Other languages
English (en)
Inventor
Николай Николаевич Богданов
Олег Владимирович Солянин
Original Assignee
Курское производственное объединение "Счетмаш"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Курское производственное объединение "Счетмаш" filed Critical Курское производственное объединение "Счетмаш"
Priority to SU854001174A priority Critical patent/SU1310825A1/ru
Application granted granted Critical
Publication of SU1310825A1 publication Critical patent/SU1310825A1/ru

Links

Landscapes

  • Power Sources (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при построении вычислительных машин и кассовых регистраторов. Устройство автоматически следит за уровнем напр жени  питани  в- момент включени  и отключени  основного источника питани  и при отклонении его от номинального значени  блокирует вход обращени  (вызов) к пам ти, что полностью исключает .потери информации в пам ти. Целью изобретени   вл етс  повьшение досто- i верности работы и упрощение устройства . Цель достигаетс  тем, что в устройство , содержащее блок 2 контрол  напр жени , блок 3 фиксации аварии питани , блок 4 формировани  сигнала . обращени  к пам ти, введены элемент 6 запрета и ключ 5 защиты. 3 ил. (П г 30 zs 31

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении вычислительных машин и кассовых регистраторов , в которых не допускаетс  потер  информации в устройствах пам ти в моменты переходных процессов при включении и выключении электропитани .
Цель изобретени  - повьшение достверности работы устройства.
На фиг.1 представлена блок-схема предлагаемого ycтpoйcтвaJ на фиг,2 - временна  диаграмма его работы; на фиг.З - функциональна  схема блока фиксации аварии питани .
Устройство содержит .(Фиг , 1) блок 1 питани , блок 2 контрол  напр жени , блок 3 фиксации аварии питани , блок 4 формировани  сигнала обращени  к пам ти, ключ 5 заищты, элемент 6 запрета и блок 7 оперативной пам ти (ОЗУ) системы.
Блок 4 состоит из элемента И 8 и триггера 9.
Блок 3 содержит (фиг.З) элемент НЕ 10, элемент И-НЕ 11, триггеры 12 и 13, элемент И-НЕ 14, формирователи 15 и 16, включающие элементы НЕ 17, резисторы 18 и конденсаторы 19.
Ключ 5 состоит из резисторов 20 и 21 нелинейного элемента (стабилитрона ) 22, транзистора 23 и резисторов 24-26 (фиг.1).
На фиг.1 обозначены также вход 27 сигнала анализа аварии питани , выход 28 начальной установки, вход 29 обращени  к ОЗУ, входы 30 и 31 тактов начала и конца обращени  к ОЗУ 7 и шины 32-36 ОЗУ 7.
Блок 1 предназначен дл  выработки стабилизированного напр жени  соответствующих каналов (например, 5, 12 В). Стабилизаци  напр жени  осуществл етс  с помощью внутреннего импульсного стабилизатора, в цепь которого включена первична  обмотка трансформатора, выход вторичной обмотки которого соединен с входом блока 2.
Блок 2 контрол  представл ет собо амплитудный детектор, собранный, например , на полупроводниковом диоде, анодный выход которого подсоединен к вьгходу вторичной обмотки трансформатора блока 1, а вывод катода - к нагрузке (резистору), шунтированной емкостью. По включении блока 1 на вход детектора поступают из импульс
5
0
ного стабилизатора импульсы частотой 20 кГц, которые детектируютс , и на нагрузке детектора формируетс  потенциал высокого уровн  (и, фиг.2). Этот потенциал на выходе блока 2 сохран етс  на прот жении всей работы блока 1. При отключении блока 1 высокий уровень потенциала блока 2 резко переходит к низкому уровню. Таким образом, блок 2 служит дл  выработки высокого уровн  потенциала в начале работы и низкого уровн  напр жени  по окончании работы стабилизатора блока питани  1.
Ключ 5 содержит транзистор 23 и врем задающую цепь - последовательно соединенные резисторы 20 и 21 и нелинейный элемент 22 (элемент с нелинейным характером: вольт-амперной характеристики , например стабилитрон).
Блок 7 оперативной пам ти с адресными 33 и информационными 32 входными шинами, шинами 34-35 управлени  (вхо- ды 35 и 34 Вызов ОЗУ и Запись-счи- - тывание) и выходными информационными шинами 36 может быть выполнен на стандартных электронных элементах пам ти с малыми токами потерблени  в режиме хранени  информации с исполь- 0 зованием дежурного источника питани  или на магнитных сердечниках
Однако оба вида ОЗУ требуют блокировки (защиты) от переходных процессов , возникаюших в моменты включени - 5 отключени  или аварии элеткропитани , чтобы исключить искажени  информации.
Устройство работает следующим образом .
При отключении электропитани  на 0 выходе основного канала (+5В) блока 1 отсутствует напр жение, на нелинейном элементе 22 нет падени  напр жени , транзистор 23 закрыт, а через резисторы 24 и 25 нулевой потенциал 5 блокирует элемент 6 запрета.
В начальный момент включени  питани  (до достижени  номинального уровн  напр жени ) элемент 6 запрета всегда находитс  в запрещенном состо нии от низкого уровн  лотенциала, вырабатываемого ключом 5 (лева  часть эпюра Uy, фиг.2), Низкий уровень потенциала (запрещающий потенциал) удерживаетс  ключом 5 до достижени  номинального напр жени  источника питани , воздействие которого через элемент 6 запрета защищает вызов ОЗУ 7 от проникновени  помех, вызван0
5
313
ных переходными процессами микросхем цепей управлени  в момент включени  питани  (экспоненциального нараста- , ни  питани ).
Таким образом, ОЗУ 7 до и после включени  блока 1 находитс  в запрещенном состо нии и вьшолн етс  режим хранени . До включени  электропитани  на импульсном выходе блока 1 так
же отсутствует напр жение, следова- 10 те 22 вьщел етс  напр жение, величитепьно , на выходе блока 2 присутствует нулевой (низкий) потенциал. Триггеры 12 и 13 наход тс  в исходном состо нии, начальна  установка не вырабатываетс , и триггер 9 может находитс  в любом состо нии, но вход вызова ОЗУ 7 удерживаетс  потенциалом низкого уровн  ключа 5 в запрещенном состо нии.
При включении блока 1 на выходе его выпр мител  по вл етс  напр жение , которое сглаживаетс  низкочастотным фильтром и поступает на вход импульсного стабилизатора напр жени .
на которого достаточна дл  открыти  транзистора 23.
По открытии транзистора 23 с эле- ментд/запрета 6 снимаетс  запрет (эпю
f5 pa Uj, фиг.2). По вление задержанного потенциала высокого уровн  с выхода формировател  15 (эпюра Um2, фиг.2) - вызывает установку в единичное состо  ние триггера 13. Последний снимает
20 начальную установку со схем центрального устройства и триггера 9, после чего система считаетс  включенной и готовой к выполнению заданной операции . Временное соотношение работы
Стабилизатор начинает работать, выра- - устройства приведено на фиг.2. батыва  импульсы частотой 20 кГц. В моменты отключени  напр жени  Импульсы стабилизатора через вторичную обмотку трансформатора трансфор-
сети или аварии напр жение снимает с выпр мител , прекращает работать импульсный стабилизатор, с импульсн го выхода блока 1 прекращают поступ импульсы на вход блока 2, на выходе которого устанавливаетс  низкий уро вень (права  часть эпюры Uj, фиг.2) Низкий уровень поступает на вход фо 35; мировател  15, на выходе которого п  вл етс  низкий уровень, устанавлив щий в единичное состо нин триггер 1 По приходе в конце машинного цикла на вход-27 сигнала Анализ аварии питани  (ААП) элемент И-НЕ 14 форм
2.
мируютс  на импульсный выход контрол  блока 1. Эти импульсы поступают на вход блока 2, который преобразовывает (детектирует) эти импульсы в потенциал высокого уровн  (эпюра И фиг.2).
В это врем  на выходе основного канала происходит нарастание напр жени  (+5В) (эпюра U(, фиг.2), которое поступает нa вход делител  врем задаю щей цепи ключа 5.
-
В начальные моменты нарастани  напр жени  блока I на нелинейном элементе 22 напр жение не вьщел етс , транзистор 23 закрыт, на выходе ключа 5 присут ствует низкий уровень (О)
(эпюра и, фиг.2), который через элемент 6 запрета продолжает блокировать ОЗУ 7.
Все врем , пока отрабатывал блок 3 в момент отключени  напр жени  сети , номинальное напр жение удерживалось накопительньши выходными емкост ми блока 1.
50
При снижении напр жени  на емкосПри достижении уровн  напр жени  основного канала (+5В), близкого к номинальному, формирователь 16 выраба- тьшает отрицательный импульс, который устанавливает триггер 13 в нулевое состо ние. .На выходе триггера 13 при-55 т х блока 1 меньше номинального на де- сутстйует низкий уровень, который лителе врем задающей цепи происходит устанавливает в исходное (начальное) распределение напр жени  таким обра- состо ние соответствук цие схемы цент- зом, что транзистор 23 закрьшаетс  рального устройства и блок 4. (эпюра U5- , фиг.2). На выходе ключа
Таким образом, с момента установки триггера 13 в нулевое состо ние соответствующие схемы центрального устройства и триггер 9 удерживаетс  в начальном (исходном) состо нии.
При достижении номинального значени  напр жени  основного канала (+5В) блока 1 через делитель врем зарающей цепи течет ток, на нелинейном элеменна которого достаточна дл  открыти  транзистора 23.
По открытии транзистора 23 с эле- ментд/запрета 6 снимаетс  запрет (эпюpa Uj, фиг.2). По вление задержанного потенциала высокого уровн  с выхода формировател  15 (эпюра Um2, фиг.2) - вызывает установку в единичное состо ние триггера 13. Последний снимает
начальную установку со схем центрального устройства и триггера 9, после чего система считаетс  включенной и готовой к выполнению заданной операции . Временное соотношение работы
устройства приведено на фиг.2. В моменты отключени  напр жени 
30
40
сети или аварии напр жение снимаетс  с выпр мител , прекращает работать импульсный стабилизатор, с импульсного выхода блока 1 прекращают поступать импульсы на вход блока 2, на выходе которого устанавливаетс  низкий урог вень (права  часть эпюры Uj, фиг.2). Низкий уровень поступает на вход фор- 35; мировател  15, на выходе которого по вл етс  низкий уровень, устанавливаю-- щий в единичное состо нин триггер 12. По приходе в конце машинного цикла на вход-27 сигнала Анализ аварии питани  (ААП) элемент И-НЕ 14 формирует отрицательный импульс, который, устанавливает в нулевое состо ние триггер 13, и низкий уровень на выходе 28 устана вливает с исходное сос- то ние центральное устройство и триггер 9, блокирующий элемент 6 запрета (права  часть эпюры Ug , фиг.2).
Все врем , пока отрабатывал блок 3 в момент отключени  напр жени  сети , номинальное напр жение удерживалось накопительньши выходными емкост ми блока 1.
т х блока 1 меньше номинального на де- лителе врем задающей цепи происходит распределение напр жени  таким обра- зом, что транзистор 23 закрьшаетс  (эпюра U5- , фиг.2). На выходе ключа
При снижении напр жени  на емкос блока 1 меньше номинального на де- еле врем задающей цепи происходит пределение напр жени  таким обра- , что транзистор 23 закрьшаетс  юра U5- , фиг.2). На выходе ключа
5 устанавливаетс  низкий уровень, который через элемент 6 запрета бло- кирует вход обращени  к ОЗУ 7. ОЗУ 7 переходит в режим харнени . При включении устройства процесс повтор етс 

Claims (1)

  1. Формула изобретени 
    Устройство дл  блокировки информации в вычислительной системе при включении и выключении электропитани  , содержащее блок контрол  напр жени , соединенный входом с выходом Работа источника питани , а выходом - с входом пуска блока фиксации аварии питани , контрольный вход которого подключен к выходу основного канала источника питани , а выход - к входу сброса блока формировани  сигнала обращени  к пам ти, вход пуска и входы стробов пуска и сброса которого образуют вход устройства
    дл  подключени  к выходу обращени  к пам ти центрального процессора системы , управл ющий вход и выход блока фиксации аварии питани   вл ютс  соответствующими входом и выходом устройства дл  подключени  к выходу за-; Дани  режима и начальной установки центрального устройства системы, о т- л и чающеес  тем, что, с
    целью йовыше ш  достоверности работы устройства, в него введены ключ за- . щиты и элемент запрета, причем управл ющий вход элемента запрета соединен через ключ зашиты с выходом основ ного канала источника питани , а информационный вход - с выходом формировани  сигнала обращени  к пам ти, выход элемента запрета  вл етс  выходом устройства дл  подключени  входа
    разрешени  обращени  блока оперативной пам ти системы.
    Редактор М.Дылын
    Составитель В.Вертлиб Техред Л.Олейник
    Заказ 1892/45 Тираж 673Подписное
    ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
    f
    Корректор С.Черни
SU854001174A 1985-12-29 1985-12-29 Устройство дл блокировки информации в вычислительной системе при включении и выключении электропитани SU1310825A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU854001174A SU1310825A1 (ru) 1985-12-29 1985-12-29 Устройство дл блокировки информации в вычислительной системе при включении и выключении электропитани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU854001174A SU1310825A1 (ru) 1985-12-29 1985-12-29 Устройство дл блокировки информации в вычислительной системе при включении и выключении электропитани

Publications (1)

Publication Number Publication Date
SU1310825A1 true SU1310825A1 (ru) 1987-05-15

Family

ID=21214040

Family Applications (1)

Application Number Title Priority Date Filing Date
SU854001174A SU1310825A1 (ru) 1985-12-29 1985-12-29 Устройство дл блокировки информации в вычислительной системе при включении и выключении электропитани

Country Status (1)

Country Link
SU (1) SU1310825A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 824214, кл. G 06 F 11/22, 1978. Электронный комплекс Омега-111- ЗЭ. Г3.029.003РР. Курск, зтд Счетмаш, 1977, Ш1. 5.2, 5.6. *

Similar Documents

Publication Publication Date Title
US4428020A (en) Power supply sensing circuitry
US5822166A (en) DC power bus voltage transient suppression circuit
US4074323A (en) Television receiver protection system
US4375072A (en) Self-calibrating overcurrent detector
US5550729A (en) Power sequencing control
KR20040051267A (ko) 전원공급시스템 및 그 제어방법
US10050540B2 (en) Protection circuit and method for flyback power converter
SU1310825A1 (ru) Устройство дл блокировки информации в вычислительной системе при включении и выключении электропитани
US4551668A (en) Voltage sensing at loads remotely connected to power supplies
EP3905855A1 (en) Led driving protection circuit and lamp led
CN216052961U (zh) 一种掉电时序控制电路
CN214412262U (zh) 保护电路、电路板及保护系统
CN112180798B (zh) 时序控制电路、电源控制电路和变频器
GB2295061A (en) Circuit for charging and discharging storage capacitors of a power supply
GB2065942A (en) Data Retention System
KR860001038B1 (ko) 버블 메모리 유니트용 전원장치
US20220320853A1 (en) Systems and methods for overcurrent protection
EP3637571B1 (en) A circuit with critical operating condition warning, corresponding device and method
US6049605A (en) Telephone line access arrangement
SU1379780A1 (ru) Устройство защиты источников питани от аварийных изменений входного напр жени
KR0159719B1 (ko) 로직회로 보호장치
JPS60128819A (ja) 電源再起動方式
SU1422229A1 (ru) Ключевой стабилизатор посто нного напр жени
EP1058871B1 (en) Dc power bus voltage transient suppression circuit
KR920005722Y1 (ko) 과전류에 따른 자동 파워 차단회로