SU1309263A1 - Multistable flip-flop - Google Patents
Multistable flip-flop Download PDFInfo
- Publication number
- SU1309263A1 SU1309263A1 SU864015416A SU4015416A SU1309263A1 SU 1309263 A1 SU1309263 A1 SU 1309263A1 SU 864015416 A SU864015416 A SU 864015416A SU 4015416 A SU4015416 A SU 4015416A SU 1309263 A1 SU1309263 A1 SU 1309263A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- base
- resistor
- trigger
- collector
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
Изобретение относитс к области импульсной техники и может быть использовано в устройствах с несколькими устойчивыми состо ни ми. Цель изобретени .- повышение надежности и быстродействи . Устройство содержит п однотипных чеек пам ти. Ячейка пам ти содержит транзистор 2 первого типа проводимости, транзистор 3 второго типа проводимости, диод 10, резисторы 5, 8, 13, 15. Дл достижени поставленной цели в устройство введе- .ны транзистор 14 первого типа проводимости , резисторы 7-, 16, диод 11. 1 ил. ел The invention relates to the field of pulsed technology and can be used in devices with several stable states. The purpose of the invention. Improving reliability and speed. The device contains n memory cells of the same type. The memory cell contains a transistor 2 of the first conductivity type, a transistor 3 of the second conductivity type, a diode 10, resistors 5, 8, 13, 15. To achieve this goal, the transistor 14 of the first conductivity type, resistors 7-, 16, are entered into the device diode 11. 1 sludge ate
Description
2525
1130926311309263
Изобретение относитс к импульсой технике, а именно к устройствам несколькими устойчивыми состо ни и ,. .The invention relates to a pulse technique, namely to devices with several stable states and,. .
Цель изобретени - повьшение на- ежности и быстродействи .The purpose of the invention is to increase scaling and speed.
На чертеже приведена принципиальна Электрическа схема многостабильного триггера.The drawing shows the principal electrical scheme of a multistable trigger.
Многостабильный триггер состоит 10 з п однотипных чеек пам ти Ц-Г, кажда из которых содержит первый транзистор первого типа прово- димости, у которого эмиттер соединен с общей шиной, база и коллектор со- 15 единены соответственно с коллектором и базой второго транзистора второго типа проводимости, коллектор транзистора 2 2 соединен с соответствующим выходом ( триггера J 20 и через первый резистор подключен к шине 6 питани , база гранзисто- ра соединена через шестой резистор с общей шиной, а через второй резистор , подключена к соответствующему установочному входу триггера и аноду дополнительного диода 1 0 -1 Of,, катоды диодовA multistable trigger consists of 10 3 p n C-G memory cells of the same type, each of which contains a first transistor of the first conductivity type, in which the emitter is connected to a common bus, the base and the collector are connected to the collector and the base of the second transistor of the second type, respectively conductor, the collector of the transistor 2 2 is connected to the corresponding output (trigger J 20 and through the first resistor is connected to the power supply bus 6, the base of the granisistor is connected through the sixth resistor to the common bus, and through the second resistor is connected to the corresponding the common installation input of the trigger and the anode of the additional diode 1 0 -1 Of, the cathodes of the diodes
10.-10,, всех чеек пам ти соединены10.-10 ,, all memory cells are connected
л вместе и подключены к катоду общего Дл всех чеек пам ти диода 11, анод которого соединен с входом 2 установки нулевого состо ни , эмиттеры транзисторов всех чеек соединены вместе и через общий дл всех 35 чеек четвертый резистор 13 с шинойl together and connected to the common cathode. For all the memory cells of diode 11, the anode of which is connected to the zero state setting input 2, the emitters of the transistors of all the cells are connected together and through the fourth for all 35 cells the fourth resistor 13 with the bus
Ь питани , эмиттер третьего транзистора 14 -14, первого типа проводимости соединен с общей шиной, его коллектор подключен к базе транзистора 40 , а база соединена через п тый резистор , с общей шиной и через третий резистор подключена к катоду диода ,L of the power supply, the emitter of the third transistor 14-14, of the first type of conductivity, is connected to the common bus, its collector is connected to the base of the transistor 40, and the base is connected via the fifth resistor, to the common bus and via the third resistor to the diode cathode,
Многостабильный триггер работает 5 следующим образом. Multistable trigger works 5 as follows.
В исходном ;(нулевом7. состо нии все транзисторы всех чеек закрыты, на выходах высокие уровни на- jg пр жени , В этом состо нии устройство практически не потребл ет энергии от источника питани In the initial state; (zero7. State, all transistors of all cells are closed; at the outputs, high levels of voltage on the jg. In this state, the device consumes almost no energy from the power source
Если в исходном состо нии на один из установочных входов посту- 5 пает положительный импуль-с, то включаетс соответствующа чейка пам ти.If in the initial state one of the installation inputs receives a positive pulse-s, the corresponding memory cell is switched on.
Предположим, что положительный импульс поступает на установочный входSuppose that a positive impulse arrives at the setup input
5five
5 0 50
л 5 l 5
0 0
5 five
g g
5 five
9 , Возникает ток через резистор 8 и открываетс транзистор 2 , уровень напр жени на выходной шине 4 уменьшаетс , что приводит к открыванию транзистора 3 . Ток коллектора транзистора 3 еще больше открывает транзистор 2 , и возникает лавинообразный процесс переключени транзисторов 2 и 3 5 который заканчиваетс насыщением транзисторов. После окончани импульса на входе 9 транзисторы 2 и 3 остаютс в насыщенном состо нии и удерживаютс в этом состо нии за счет тока через резистор 13 и эмиттер транзистора Зи. Таким образом включаетс чейка пам ти 1 и на выходе 4 устанавливаетс низкий уровень напр жени , на всех остальных выходах 4o-4j сохран етс высокий уровень напр жени .9, A current flows through the resistor 8 and the transistor 2 opens, the voltage level on the output bus 4 decreases, which leads to the opening of the transistor 3. The collector current of the transistor 3 opens the transistor 2 even more, and an avalanche-like switching process of the transistors 2 and 3 5 occurs, which ends with the saturation of the transistors. After the end of the pulse at the input 9, the transistors 2 and 3 remain in a saturated state and are kept in this state due to the current through the resistor 13 and the emitter of the transistor Zi. Thus, the memory cell 1 is turned on and a low voltage level is set at output 4, all other outputs 4o-4j maintain a high voltage level.
Если в многостабильном триггере включена одна из чеек пам ти, например перва ,.и на любой другой установочный вход, например последний, поступает положительный импульс, то положительный импульс поступает через диод 9 и резисторы на базы транзисторов ,, Последние открываютс и вход т в насыщение, что приводит к уменьшению ниже порогового уровн напр жений на базах транзисторов , поэтому транзистор 2 закрываетс , а это приводит к выключению первой чейки. Транзистор 14 также открываетс , но не входит в режим насыщени , потому что за счет входного импульса ток протекает через резистор 8р и ток коллектора транзистора 4( больше, чем ток насыщени . Часть тока через резистор 8 протекает через базу транзистора 2, и открывает последний. Это приводит к уменьшению потенциала, на выходе 4f, и открыванию транзистора 3,, Возникает лавинообразный процесс, который приводит к включению последней чейки пам ти. Таким образом, перва чейка пам ти вь1ключаетс , а Последн включаетс , следовательно, многостабильный триггер может переключатьс в произвольном пор дке.If one of the memory cells is turned on in the multistable trigger, for example, the first, .and any other installation input, for example the last, receives a positive pulse, the positive pulse goes through diode 9 and the resistors to the bases of the transistors. The latter open and enter saturation , which leads to a decrease below the threshold voltage level at the bases of the transistors, therefore, the transistor 2 is closed, and this causes the first cell to turn off. Transistor 14 also opens, but does not enter saturation mode, because at the expense of the input pulse, current flows through the resistor 8p and collector current of transistor 4 (greater than the saturation current. Part of the current through resistor 8 flows through the base of transistor 2 and opens the latter. This leads to a decrease in potential, at the output of 4f, and the opening of transistor 3, an avalanche-like process occurs, which leads to the inclusion of the last memory cell. Thus, the first memory cell is turned off, and the last one turns on, therefore, a multistable ny trigger can be switched in a random order.
Если в многостабильном триггере вклн)чена одна из чеек и на вход установки нул поступает положительный импульс, то возникают токи через резисторы , откр ываютс и вход т в насьш ение все транзисторы , Включенна чейка выключаетс , такIf one of the cells is turned on in the multistable trigger and a positive pulse arrives at the input of the zero setting, currents arise through the resistors, all transistors turn on and off, the switched cell turns off,
как на базе транзистора 2 этой чейки напр жение уменьшаетс ниже порогового , а нова чейка не включаетс , т.е. устройство переключаетс в исходное (нулевое) состо ние.as on the base of transistor 2 of this cell, the voltage decreases below the threshold, and the new cell does not turn on, i.e. the device switches to the initial (zero) state.
Повьшение надежности работы много- стабильного триггера достигаетс за счет того, что включение и выключение чеек пам ти не зависит от степени насьпцени транзисторов чеек.Improving the reliability of a multi-stable trigger is achieved due to the fact that turning on and turning off memory cells does not depend on the degree of our transceiver cell transistors.
Повьшение быстродействи достига- етс. за счет того, что может быть снижена степень насьпцени транзисторов чеек пам ти, и за счет того, что насыщенный дополнительный транзистор Р1унтирует ток базы выключаемого транзистора , поэтому ток коллектора закрываемогоSpeed degradation is achieved. due to the fact that the degree of the impregnation of the transistors of the memory cells can be reduced, and due to the fact that the saturated additional transistor P1untimates the base current of the transistor being switched off, therefore the collector current of the closed
10ten
f5f5
эмиттер которого соединен с общей шиной, база и коллектор соединены соответственно с коллектором и базой второго транзистора второго типа про водимости, коллектор первого транзис тора соединен с соответствующим выходом триггера и через первый резистор подключен к шине питани , база первого транзистора соединена через второй резистор с соответствующим ус тановочным входом триггера, первые выводы третьих резисторов всех чеек пам ти соединены с катодом диода, анод которого соединен с входом установки нулевого состо ни триггера, эмиттеры вторых транзисторов всех чеек через четвертый резистор подключены к шине питани , отличающийс тем, что, с целью повытранзистораthe emitter of which is connected to the common bus, the base and the collector are connected respectively to the collector and the base of the second transistor of the second conductivity type, the collector of the first transistor is connected to the corresponding trigger output and through the first resistor is connected to the power bus, the base of the first transistor is connected to the corresponding resistor through the second set by the trigger input, the first terminals of the third resistors of all memory cells are connected to the cathode of the diode, the anode of which is connected to the input of the zero state of the trigger, emit Terses of the second transistors of all cells through the fourth resistor are connected to the power bus, characterized in that, for the purpose of extracting the transistor
3 -3 3 -3
не вли ет на врем - шени надежности работы и быстродейвыключени транзистора 2. Значительна степень насьш1ени в дополнительных транзисторов , не снижает быстродействи устройства, так как во врем действи входного импульса эти транзисторы практически без задержки вывод тс из насыщени увеличением тока коллектора.does not affect the reliability and fast shutdown times of transistor 2. A significant degree of adhesion to additional transistors does not slow down the device, since during the action of the input pulse these transistors are almost without delay deduced from the saturation by increasing the collector current.
о about
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864015416A SU1309263A1 (en) | 1986-01-27 | 1986-01-27 | Multistable flip-flop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864015416A SU1309263A1 (en) | 1986-01-27 | 1986-01-27 | Multistable flip-flop |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1309263A1 true SU1309263A1 (en) | 1987-05-07 |
Family
ID=21219096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864015416A SU1309263A1 (en) | 1986-01-27 | 1986-01-27 | Multistable flip-flop |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1309263A1 (en) |
-
1986
- 1986-01-27 SU SU864015416A patent/SU1309263A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1152079, кл. Н 03 К 3/29, 1983. Авторское свидетельство СССР № 1261083, кл. Н 03 К 3/29, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1309263A1 (en) | Multistable flip-flop | |
SU1539998A1 (en) | Ring counter | |
SU1317654A1 (en) | Ternary flip-flop | |
SU1408524A1 (en) | Tertiary flip-flop | |
SU1238206A1 (en) | Versions of bridge ternary flip-flop | |
SU369720A1 (en) | STEP SWITCH | |
SU1614104A1 (en) | Pulse shaper | |
SU729847A1 (en) | Logic element | |
SU940308A1 (en) | Logic gate | |
SU1548828A1 (en) | Device for disconnection of thyristor | |
SU1539997A1 (en) | Ring counter | |
SU1145470A1 (en) | Discrete-type delay line | |
SU1256192A1 (en) | Electronic telegraph relay | |
SU1244776A1 (en) | D.c.voltage converter | |
SU902256A1 (en) | Matrix switching device | |
SU1522360A1 (en) | Device for controlling thyristor power gate | |
SU951709A1 (en) | Trigger | |
SU1034182A1 (en) | Pulse current source | |
SU1095417A1 (en) | Ring counter | |
SU1497734A1 (en) | Analog signal switch | |
SU913603A1 (en) | Ring-type pulse counter | |
SU1297218A1 (en) | Logic element | |
SU1672526A1 (en) | Address decoder | |
SU1647856A1 (en) | Scmitt trigger | |
SU1238198A1 (en) | Class d amplifier |