SU1297253A1 - Устройство дл приема цифровых сигналов - Google Patents
Устройство дл приема цифровых сигналов Download PDFInfo
- Publication number
- SU1297253A1 SU1297253A1 SU853968304A SU3968304A SU1297253A1 SU 1297253 A1 SU1297253 A1 SU 1297253A1 SU 853968304 A SU853968304 A SU 853968304A SU 3968304 A SU3968304 A SU 3968304A SU 1297253 A1 SU1297253 A1 SU 1297253A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- driver
- block
- control signals
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к электро- св зи. Цель изобретени - повышение помехоустойчивости к переходным помехам . Устр-во содержит формирователь 1 управл ющих сигналов, блок 2 совпадений, формирователь 3 строби- рующих импульсов, блок 4 регенерации. Вновь введены усилитель-корректор 5 и блок 6 задержки. Формирователь 1 содержит блок формирователей сигналов , два эл-та НЕ, п ть эл-тов И, триггер, эл-т ИЛИ, формирователь сигнала , ,блок задержки, блок дифференцировани и эл-т ИСКЛЮЧАЮЩЕЕ ИЛИ. Стробирование посылок принимаемого сигнала осуществл етс в зонах, свободных от действи краевых искажений и переходных помех, в общем случае асинхронных по отношению к принимаемому сигналу, что приводит к значительному снижению их мешающего действи или увеличению дальности св зи. 4 ил. Ю СО -3 to сд 00 cpus.l
Description
Изобретение относитс к электросв зи и может быть использовано в оборудовании цифровых линейных трактов .
Цель изобретени - повышение помехоустойчивости к переходным помехам .
На фиг.1 представлена структурна электрическа схема устройства дл приема цифровых сигналов; на фиг.2- схема формировател управл ющих сигналов , вход щего в состав устройства дл приема цифровых сигналов; на фиг.З и 4 - временные диаграммы, по сн ющие работу соответственно устройства дл приема цифровых сигналов и формировател управл ющих сигналов
Устройство дл приема цифровых сигналов содержит формирователь 1 управл ющих сигналов, блок 2 совпаде НИИ, формирователь 3 стробирующих импульсов и блок 4 регенерации, а также усилитель-корректор 5 и блок 6 задержки. Формирователь 1 управл ющих сигналов содержит блок 7 формирователей сигналов, элементы НЕ 8 и 9, элементы И 10-14, триггер 15, элемент ИЛИ 16, формирователь 17 сигнала , блок 18 задержки, блок 19 дифференцировани и элемент ИСКЛЮЧА10{1(ЕЕ ИЛИ 20.
Устройство дл приема цифровых сигналов работает следующим образом.
Сигнал, передаваемый по вли ющей линии, поступает в нее с сигнального входа устройства через блок 6 задержки (фиг.За, б). .При этом в приемном тракте наводитс переходна помеха (фиг.Зв), искажающа (фиг.Зг) последовательность информационных симво- лов, принимаемую устройством. .В формирователе 3 стробирующих импульсов из смеси принимаемого сигнала и переходной помехи вырабатываетс последовательность стробирующих импульсов (фиг.Зд). Одновременно упом нута смесь поступает на второй вход блока 2 совпадений (выполненного, например в виде электронного ключа), с помощью которого из этой смеси выдел ютс временные участки, свободные от переходных помех и краевых искажений по управл ющим сигналам с выхода формировател I управл ющих сигналов (фиг.Зе). При этом длительность управл ющих сигналов определ етс блоком задержки, а их временное положа- ние на тактовом интервале зависит от
20
25
Ш
временного положени стробирующих импульсов , поступающих F формирователь 1 управл юЕ;их сигналов через первый дополнительный вход.
Сигналы с выхода блока 2 совпадений (фиг.Зж) поступают на усилитель- корректор 5 и далее на второй вход блока 4 регенерации, в котором восстанавливаютс амплитуда исходного сигнала и временные соотношени между его посыпками (фиг.Зи) по сигналам , поступающим от формировател 3 стробирующих импульсов и с дополнительного выхода формировател I уп 5 равл ющих сигналов (фиг.Зз).
Объединенные входы блока 7 формирователей сигналов и R-вход триггера 15 вл ютс первым дополнительным входом формировател I, объединенные вход блока 19 дифференцировани и один вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 20 вл ютс его основным входом , а вторым его дополнительным входом вл етс другой вход элемента ИСКгаоЧАЮЩЕЕ ИЛИ 20. При этом выходом формировател 1 управл ющих сигналов вл етс выход элемента ИЛИ 16, а дополнительным его выходом - выход блока 18 задержки.
Временные диаграммы на фиг.4а-с, отображгиощие действующие в соответг ствующих точках (а-с) схемынафиг.2 сигналы, достаточно полно характеризуют принцип работы формировател I
35 управл ющих сигналов.
Таким образом, стробирование посылок принимаемого сигнала в предложенном устройстве осуществл етс в зонах , свободных от действи краевых искажений и переходных помех, в общем случае асинхронных по отношению к принимаемому сигналу, что приводит к значительному снижению их мешак це- го действи или увеличению дальности
30
40
45
св зи,
е т е н и
Формула .изобр
Устройство дл приема цифровых сигналов, содержащее последовательно соединенные формирователь управл ющих сигналов и блок совпадений и последовательно соединенные формирователь стробирующих импульсов и блок регенерации, которого вл етс информационным выходом устройства, линейным входом которого вл етс вход формировател стробирующих импульсов , при этом основной вход формировател управл ющих сигналов вл етс информационным входом устройства , отличающеес тем, что, с целью повьшени помехоустойчивости к переходным-помехам, введены усилитель-корректор и блок задержки, выход которого вл .етс линейным выходом устройства, линейный вход которого соединен с вторым входом блока совпадений, выход которого через усилитель-коррёктор соединен с вторым
входом блока регенерации, третий вход которого подключен к дополнительному выходу формировател управл ющих сигналов, первый и второй дополнительные входы которого соединены соответственно с выходом формировател стробирующих импульсов и с выходом блока задержки, вход которого соединен с основным входом формировател управл ющих сигналов .
Г
-f{ }|-4-C|Jj S
yY
L
//
.
cpus -Z
-TL n n П Пn П p
e
nn
3ПЛ-П nn л n
и
сриг.З
.
п
Г1
л
,п
Г
п
.п
п i п
п
л
сриа.
ор Н.Швыдка 797/62
Составитель В.Зенкин Техред Л.Сердюкова
Коррек Подпис
Тираж 639 ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35., Раушска наб., д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Корректор С.Шекмар Подписное
Claims (1)
- Формула изобретения Устройство для приема цифровых сигналов, содержащее последовательно соединенные формирователь управляющих сигналов и блок совпадений и последовательно соединенные формирователь стробирующих импульсов и блок регенерации, выход которого является информационным выходом устройства, линейным входом которого является вход формирователя стробирующих импульсов, при этом основной вход фор— мирователя управляющих сигналов является информационным входом устройства, отличающееся тем, что, с целью повышения помехоустойчивости к переходным помехам, введены усилитель-корректор и блок задержки, выход которого является линейным выходом устройства, линейный вход которого соединен с вторым входом блока совпадений, выход которого через уси-Ю литель-коррёктор соединен с вторым входом блока регенерации, третий вход которого подключен к дополнительному выходу формирователя управляющих сигналов, первый и второй до5 полнительные входы которого соединены соответственно с выходом формирователя стробирующих импульсов и с выходом блока задержки, вход которого соединен с основным входом формирователя управляющих сигналов .Л---П___П___П___π П ж___FL_____П.......Л____П з_______Л___п_ Л Π η л п и Г------1_____________|-------------1. Г фиг.З д __ГЪ_П_Л__П__ГТ__П__Л ГТ лг -Г1г~ •з _J-----L________Г——1___J----LГ и J____________L·_________I___________-I...... ..I................. I__1_____ * ΓΊ П - ГТ______П____П____TLJП_
1........ Л_Г l_ 1 Т_ΤΊ η п П...В. П ΓΊ п п ГТ ΓΊ ΓΊ п п _гт_ ΓΊ П .. η 1 1 1 | 1 1 1 1 1 L 1 .1 1 1 1 L
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853968304A SU1297253A1 (ru) | 1985-10-18 | 1985-10-18 | Устройство дл приема цифровых сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853968304A SU1297253A1 (ru) | 1985-10-18 | 1985-10-18 | Устройство дл приема цифровых сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1297253A1 true SU1297253A1 (ru) | 1987-03-15 |
Family
ID=21202332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853968304A SU1297253A1 (ru) | 1985-10-18 | 1985-10-18 | Устройство дл приема цифровых сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1297253A1 (ru) |
-
1985
- 1985-10-18 SU SU853968304A patent/SU1297253A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1166339, кл. Н 04 М 1/74, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1297253A1 (ru) | Устройство дл приема цифровых сигналов | |
SU1434558A1 (ru) | Регенератор цифрового сигнала | |
SU107104A2 (ru) | Устройство дл временной многоканальной телефонной св зи | |
SU1555869A1 (ru) | Система передачи и приема дискретной информации | |
SU1019656A1 (ru) | Устройство дл приема биимпульсных сигналов | |
SU1693722A1 (ru) | Формирователь кодов | |
SU597091A1 (ru) | Многоцепное реле времени | |
SU1354386A2 (ru) | Цифровой умножитель частоты с переменным коэффициентом умножени | |
SU758119A1 (ru) | Устройство для ввода информаци 1 | |
SU487457A1 (ru) | Устройство дл синхронизации импульсных последовательностей | |
SU868998A1 (ru) | Устройство формировани селекторных импульсов | |
SU1469570A1 (ru) | Система передачи синхронных телевизионных сигналов символьно-графической информации | |
SU1649531A1 (ru) | Устройство поиска числа | |
JP2557825B2 (ja) | 信号切換装置 | |
SU1324061A1 (ru) | Устройство дл временного выравнивани перекоса многодорожечной записи | |
SU1674017A1 (ru) | Устройство дл контрол динамических параметров и функционировани цифровых интегральных схем | |
SU926689A1 (ru) | Устройство дл считывани информации | |
SU907790A1 (ru) | Формирователь импульсов | |
SU1443147A1 (ru) | Фазовый синхронизатор | |
SU1506531A1 (ru) | Устройство дл вычитани и выделени импульсов | |
JP2745775B2 (ja) | 同期動作適合測定装置 | |
SU1324067A2 (ru) | Устройство дл детектировани манипулированных по частоте и фазе сигналов цифровой информации,воспроизводимых с магнитного носител | |
SU1259520A1 (ru) | Синхроселектор | |
SU652717A1 (ru) | Устройство дл многоканальной передачи двоичной информации | |
SU920627A1 (ru) | Устройство дл автоматического выбора пределов измерени длительности одиночных импульсов |