SU1297070A1

SU1297070A1 - Graph node model

Info

Publication number: SU1297070A1
Application number: SU853897891A
Authority: SU
Inventors: Михаил Михайлович Овчинников; Юрий Михайлович Коптев; Владимир Иванович Штолин; Александр Витальевич Троицкий
Original assignee: Войсковая Часть 11520
Priority date: 1985-05-16
Filing date: 1985-05-16
Publication date: 1987-03-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при решении на графах задач коммиво жера. Целью изобретени вл етс расширение функциональных возможностей модели узла графа за счет уничтожени кода, вес пройденного которым пути не меньше веса пути, пройденного ранее поступившим кодом. Поставленна цель достигаетс тем, что в известную модель узла, содержащую первый 2 и второй 6 элементы ШШ, модель пути, выполненную в виде регистра 9 сдвига, генератор 4 импульсов, триггер 10, элемент 12 задержки и распределитель 5 импульсов , введены модель вход щих ветвей, выполненна в виде первого регистра пам ти 1, группа элементов И 7, третий 3 и четвертый элементы ИЛИ 11, блок 13 элементов И, сумматор 14, блок 17 ключей, схема сравнени 15, второй регистр пам ти 16 и коммутатор 8. Работа устройства заключаетс в йередаче поступающего в узел первого кода без задержки по всем исход щим ветв м с записью 1 на позицию ветви, по которой код поступил в узел; определении веса пройденного кодом пути; уничтожении очередного поступившего в узел кода и передачи очередного кода по всем исход щим ветв м в противном случае. 1 ил. i (Л to со о оThe invention relates to computing and can be used to solve commons problems on graphs. The aim of the invention is to extend the functionality of the graph node model by destroying the code, the weight of which the path traveled is not less than the weight of the path traversed by the previously received code. The goal is achieved by the fact that the model of the incoming pulses, the trigger 4, the trigger 10, the delay element 12, and the pulse distributor 5 are entered into the well-known node model containing the first 2 and second 6 elements of the traverse, the path model created in the form of a shift register 9 , made in the form of the first memory register 1, the group of elements AND 7, the third 3 and the fourth elements OR 11, the block 13 of the elements AND, the adder 14, the block 17 of the keys, the comparison circuit 15, the second register of the memory 16 and the switch 8. Operation of the device is to enter into the node ne Vågå code without delay for all outcome conductive branching 1 m with the recording position on the branch at which the code entered in the node; determining the weight of the path traveled; the destruction of the next code received at the node and the transmission of the next code for all outgoing branches otherwise. 1 il. i (L to so about about

Description

1one

Изобретение относитс к вычислительной технике и может быть использовано при решени х на графах задач, свод щихс к задаче коммиво жера.The invention relates to computing and can be used in solving graphs of problems that are reduced to the task of commons.

Целью изобретени вл етс расширение функциональных возможностей модели за счет уничтожени кода, вес пройденного которым пути не меньше веса пути, пройденного ранее посту- пившим кодом.The aim of the invention is to expand the functionality of the model by destroying the code, the weight of which the path traveled is not less than the weight of the path traversed by the previously received code.

На чертеже приведена блок-схема модели узла графа.The drawing shows a block diagram of the graph node model.

Модель узла графа содержит первый 1-разр дный регистр } пам ти ( (j - число ветвей, вход щих в данный узел графа), элемент ИЛИ 2, элемент ИЛИ 3 генератор 4 импульсов, распределитель 5 импульсов, элемент ИЛИ 6, группу из элементов И 7, коммутатор 8, модель пути, выполненную в виде (R + I)разр дного регистра 9 сдвига (R - число ветвей графа), триггер 10, элемент ИЛИ 11, элемент 12 задержки, блок 13 элементов И, сумматор 14, схему сравнени 15, второй -регистр 16 пам ти, блок 17 ключей .The graph node model contains the first 1-bit memory register} ((j is the number of branches included in the graph node), an OR 2 element, an OR 3 element, a 4-pulse generator, a 5-pulse distributor, an OR 6 element, a group of And 7, switch 8, model of the path, made in the form of (R + I) bit shift register 9 (R is the number of graph branches), trigger 10, the element OR 11, the delay element 12, the block 13 of the elements And, the adder 14, the scheme compare 15, second register 16 of memory, block 17 of keys.

Модель узла графа работает следующим образом.The graph node model works as follows.

Первоначально устанавливают в нулевое состо ние регистры 1 и 9, распределитель 5, триггер 10, в регистр 16 записывают число, заведомо большее возможного веса пути, пройденного первым поступившим кодом. На вход задани весов ветвей выдают коды этих весов. Ключи 17 разомкнуты , первый информационный вход коммутатора 8 соединен с выходом.Initially, registers 1 and 9, distributor 5, trigger 10 are set to the zero state; in register 16, a number is written that is obviously greater than the possible weight of the path traversed by the first incoming code. At the input of the task weights of the branches give the codes of these scales. The keys 17 are open, the first information input of the switch 8 is connected to the output.

При поступлении на какой-либо информационный вход модели (например, на t-й) первого кода, содержащего единичный сигнал-маркер и некоторое количество 1 на позици х, соответствующих ветв м, через которые прошел код, он проходит через элементы ШШ 2 и 6 и коммутатор 8 на выход модели и передаетс по всем исход щим из узла ветв м. При этом на позицию , соответствующую ветви, по которой код поступил в модель узла, записываетс I следующим образом.When a first code containing a single marker signal and a number 1 at a position corresponding to the branches through which the code passed, it passes through elements SH 2 and 6, arrives at any information input of the model (for example, at the t-th). and switch 8 to the model output and transmitted over all outgoing branches from the node. In this case, the position corresponding to the branch along which the code entered the node model is recorded as follows.

Маркер поступает на соответствующий информационный вход (например, на 1-й) регистра 1 и записывает 1 в t-й разр д; единичный потенциал с выхода этого разр да регистра 1 поступает на первый вход соответ , 29707G 2The marker arrives at the corresponding information input (for example, on the 1st) of register 1 and writes 1 to the tth digit; the unit potential from the output of this bit of register 1 is fed to the first input, respectively, 29707G 2

ствующего элемента И 7. Кроме того, пройд через элементы ИЛИ 2 и 3, маркер запускает генератор 4, импульсы которого поступают на входAnd 7. In addition, having passed through the elements OR 2 and 3, the marker starts the generator 4, the pulses of which are fed to the input

5 распределител 5, который последовательно выдает импульсы на первый, второй, ..., Е-й, ... выходы. Импульс , выдаваемый по Е-му выходу, проходит через 1-й элемент И 7 и5 of the distributor 5, which sequentially generates pulses on the first, second, ..., E th, ... outputs. The impulse issued at the E th output passes through the 1st element I 7 and

fO вставл етс на t-ю позицию кода, маркер и все R разр дов которого проход т через элемент ИЛИ 6. При этом код, поступа на информационный вход регистра 9, записываетс в него под воздействием сдвинутых тактовых импульсов, поступающих с соответствующего выхода генератора 4 на вход регистра 9 сдвига. Как только все разр ды кода, включа маркер,fO is inserted at the t-th position of the code, the marker and all R bits of which pass through the element OR 6. At the same time, the code received at the information input of register 9 is written to it under the influence of shifted clock pulses from the corresponding generator output 4 at the input of the register 9 shift. Once all code bits, including the marker,

20, записались в регистр 9 и потенциалы с R его разр дных выходов поступили на соответствующие первые входы блока 13 элементов И, на вторые входы которого поступают коды весов ветвей20, enrolled in register 9 and the potentials from R of its bit outputs came to the corresponding first inputs of the block 13 of the elements I, to the second inputs of which the codes of the weights of the branches

графа с соответствующих входов модели , единичный потенциал с выхода R+1 разр да распределител 5 поступает на третий вход блока 13. В результате веса всех ребер графа, че15 the graph from the corresponding inputs of the model, a single potential from the output of the R + 1 bit of the distributor 5 enters the third input of block 13. As a result, the weights of all edges of the graph are 15

рез которые прошел код (на соответ- ствуюп1их его позици х присутствуют 1), поступают на входы сумматора 14, которые выдает вес пути, пройденного кодом, на первый вход схемы the cuts that passed the code (for the corresponding positions there are 1) go to the inputs of the adder 14, which gives the weight of the path covered by the code to the first input of the circuit

35 сравнени I5 и на информационный вход блока 17. На второй вход схемы сравнени 15 с выхода регистра 16 поступает заведомо больший вес, записанный в него первоначально, поэтому35 comparison I5 and to the information input of the block 17. The second input of the comparison circuit 15 from the output of the register 16 receives obviously greater weight recorded in it initially, therefore

40 схема сравнени выдает сигнал на выход Меньше.40, the comparison circuit provides a signal to output Less.

Кроме того, единичный сигнал с вы- хода R+1 разр да регистра 9 перебрасывает в единичное состо ние триггер 10, с выхода которого единичный потенциал поступает, во-первых, на управл ющий вход коммутатора 8, кото- рый подключает к выходу свой второй информационный вход (до конца работы устройства), во-вторых, через дифференцирующий вход элемента ИЛИ 11 и элемент задержки 12 импульс поступает на установочный вход регистра 9 и обнул ет его. Кроме того, задним фронтом импульса, выдаваемого с R+1 выхода распреде пител 5. останавливаетс генератор 4 и обнул етс регистр 1 .In addition, a single signal from output R + 1 of register 9 registers in flip-flop a trigger 10, from the output of which a single potential is fed, first, to the control input of switch 8, which connects its second output to information input (until the end of the device operation), secondly, through the differentiating input of the element OR 11 and the delay element 12, the pulse arrives at the setup input of the register 9 and zeroes it. In addition, with the falling edge of the pulse outputted from the R + 1 output of the distribution pitel 5. the generator 4 stops and the register 1 is zeroed.

Пр моугольный импульс (длительность которого больше длительности импульса с R+1 выхода распределител 5) поступает на управл ющий вход блока 17 и открывает ключи, благодар чему вес пути, пройденного кодом, с выхода сумматора 14 поступает на вхо регистра 16 и записываетс в нем. Задним фронтом импульса с выхода Меньше схемы сравнени 15 через элемент ИЛИ 3 запускаетс генератор 4, который затем останавливаетс импульсом с R+1 выхода распредели те- л 5, Работа генератора 4 на этом цикле имеет значени , поскольку ре- гистр 9 обнулен. IA rectangular pulse (the duration of which is longer than the pulse duration from R + 1 of the output of the distributor 5) enters the control input of block 17 and opens the keys, so that the weight of the path traversed by the code from the output of adder 14 goes to input 16 of the register and is written there. The back edge of the pulse from the output Less comparison circuit 15 through the element OR 3 starts the generator 4, which then stops with a pulse from the R + 1 output of the distribution of body 5, The operation of the generator 4 on this cycle is significant, because register 9 is reset. I

При поступлении в узел очередногоWhen entering the node next

кода запись 1 на позицию соответствующей ветви производитс аналогич но, как и запуск генератора 4, запис кодограммы в регистр 9, определение веса пути, пройденного кодом. Однако код не может сразу пройти на выход коммутатора 8, поскольку его первый информационный вход отключен от выхода . Если вес пути, пройденного эти кодом, равен или больше веса пути, пройденного предыдущим кодом, то схема сравнени 15 выдает на выход Больше, равно сигнал, который через элемент ИЛИ 11 и элемент задержки 12 поступает на установочный вход регистра 9 и обнул ет его. Если вес пути, пройденного кодом, меньше пути предьщущего кода, то единичный сигнал с выхода Меньше схемы сравнени 15 поступает, во-первых, на управл ющий вход блока ключей 17, в результате чего вес этого кода проходит с выхода сумматора 14 на вход регистра 16 и записываетс в нем. Во-вторых, сигнал с выхода Меньше схемы сравнени 15 через элемент ИЛИ 3 поступает на вход за- пуска генератора 4, сдвинутые тактовые импульсы которого, поступа на вход сдвига регистра 9, обеспечивают считывание кода из регистра 9 и передачу его через коммутатор 8 по всем исход щим ветв м. Задним фронтом импульса с R+1 выхода распределител 5 останавливаетс генератор 4 и обнул етс регистр 1.When code 1 is written to the position of the corresponding branch, it is done in the same way as starting generator 4, writing the codogram to register 9, determining the weight of the path traversed by the code. However, the code cannot immediately go to the output of the switch 8, since its first information input is disconnected from the output. If the weight of the path traversed by this code is equal to or greater than the weight of the path traversed by the previous code, then the comparison circuit 15 outputs more, equal to the signal that through the element OR 11 and the delay element 12 goes to the setup input of register 9 and zeroes it. If the weight of the path traversed by the code is less than the path of the previous code, then a single signal from the output. Less than the comparison circuit 15 goes, first, to the control input of the key block 17, as a result of which the weight of this code passes from the output of the adder 14 to the input of the register 16 and recorded in it. Secondly, the signal from the output Less comparison circuit 15 through the element OR 3 is fed to the start input of generator 4, whose shifted clock pulses, arriving at the input of the shift register 9, provide for reading the code from register 9 and transmitting it through the switch 8 outgoing branches. The rising edge of the pulse with the R + 1 output of the distributor 5 stops the generator 4 and zeroes the register 1.

Claims

Invention Formula

The model of the node graph, containing the first and second elements OR, the generator

five

5 Q Q 5 Q

five

clock pulses, trigger, delay element, pulse distributor and path model, made in the form of a shift register, the pulse distributor input is connected to the clock pulse pulse sequence output of the clock pulse generator, the output of the shifted clock pulse sequence of which is connected to the first the OR element is a group of information inputs of the model, and the output of the first OR element is connected to the first input of the second OR element, the output of which is Linked to the information input of the shift model of the path model, characterized in that, in order to expand functionality by determining the weight of the distance traveled and destroying the path code, the weight of which is equal to or greater than the weight of the previous code path, the first group of elements I was entered into the node model, the third and fourth elements OR, the second group of elements AND, the adder, the key block, the comparison circuit, the memory register, the switch and the model of the incoming branches are made in the form of a memory register, each input of the group of information inputs of the register the memory of the model of the incoming branches is combined with the same input of the first element OR, the output of each i-ro bit of the register of the memory of the model of the incoming branches is connected to the first input of the i-ro (, 2, ..., R, where R is the number of branches of the graph of the AND element of the first group, the output of which is connected to the jth input (j 1 + 1) of the second element OR, the second input of each i-ro element AND of the first group is connected to the i-th output of the group of information outputs of the Pulse distributor (, 2 ,, .., R, where R is the number of branches of the graph), (R + I) -btfi the output of the group of information outputs of which is connected to the setup one one memory register register of the input branches, to the first inputs of the elements of the second group and to the stop input of the clock generator, the start input of which is connected to the output of the third OR element, the first input of which is connected to the output Less than the comparison circuit, the second input of the third OR element to the output of the first element OR, the output of the second element OR is connected to the first information input of the switch, the output of which is the output of the device, the second information input of the switch connected to the information output in the shift register of the model of the path, the output of each ii o of which, 2, .. ,, R) is connected to the second input of the i-ro element AND the second group, the third inputs of the elements AND the second group are the inputs of the weights of the graph branches The outputs of the elements of the second group, respectively, are connected to the group of inputs of the adder, the output of which is connected to the information input of the key block, the control input of the key block and the open circuit to the output of the Smaller comparison circuit, the output of the key block is connected to the input of the memory register

Editor T. Parfenova

Compiled by T .. Sapunova

Tehred L. Serdyukova Proofreader L. Pilipenko

Order 783/53 Circulation 673 Subscription

VNIIPI USSR State Committee

for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5

Production and printing company, Uzhgorod, st. Project, 4

connected to the first input of the comparison circuit, the second input of which is connected to the output of the adder, output More api equal comparison circuit connected to the first input of the fourth element OR, the second input of the fourth element OR is combined with the control input of the switch and connected to the output of the trigger, the input of which is connected to The (K + 1) th output of the shift model of the path model, the switch output is the output of the model, the switch information input is connected to the output of the second OR element, the output of the fourth OR element is connected via a delay element n to the installation input of the shift register model of the path.