SU1295409A1

SU1295409A1 - Устройство дл организации мультипроцессорной иерархической системы

Info

Publication number: SU1295409A1
Application number: SU843831145A
Authority: SU
Inventors: Виктор Михайлович Назаренко; Владислав Васильевич Рогоза; Валерий Владимирович Сорочинский; Юрий Николаевич Холоденко
Original assignee: Институт Электродинамики Ан Усср; Специальное конструкторско-технологическое бюро Института электродинамики АН УССР
Priority date: 1984-09-26
Filing date: 1984-09-26
Publication date: 1987-03-07

Abstract

Изобретение относитс к вычислительной техника и может быть использовано дл организации мультипроцессорной иерархической вычислительной системы. Изобретение решает задачу уменьшени аппаратурных затрат и повышени скорости обмена информацией за счет уменьшени необходимости чис-. ла команд обмена. С этой целью устройство содержит регистр 6 управлени , предназначенный дл хранени номера канала обмена информацией между уровн ми системы, дешифратор 7 выбора канала и блоки 10 приемопередатчиков , управл емые блоками 5 управлени пр мым доступом в пам ть и обеспечивающие прием и передачу информа ции в режимах Ввод и Вывод, Зил. с (Л с: to со О нй о со

Description

1

Изобретение относитс к вычислительной технике и может быть использовано дл организации мультипроцессорной иерархической вычислительной системы.

Цель изобретени - уменьшение аппаратурных затрат, а также повышение

скорости обмена за счет уменьшени числа команд, необходимых дл организации обмена.

На фиг, 1 представлена структурна схема устройства; на фиг. 2 - блок-схема алгоритма работы устройства в режиме ввода информации в пам ть микроэвм верхнего уровн ;; на фиг. 3 - то же, в режиме вывода информации в пам ть микроэвм нижнего уровн .

Устройство содержит дешифратор 1

равлени . Кроме того, на входы выбо ра направлени обмена всех блоков 5 логики пр мого доступа передаетс и формаци о выбранном режиме обмена По сигналу пуска блок 5 управлени пр мым доступом формирует запрос к микроэвм нижнего уровн и, в случа разрешени пр мого доступа, формиру ет все необходимые сигналы дл управлени процессом обмена (Вывод) Эти сигналы с выходов блоков 5 чере блоки приемопередатчиков нижнего уровн поступают в канал ЭВМ. При этом блоки 5 по выходам Адрес-данfO

15

ные осуществл ют управление блоком 8 внутренних приемопередатчиков, а по выходам управлени выдачей - уп равление выходами блоков 10 приемо передатчиков нижнего уровн , устауправл ющих сигналов, входной регистр . навлива таким образом св зь через

2, регистр 3 адреса, блок 4 приемопередатчиков верхнего уровн , блоки 5 управлени пр мым доступом в пам ть , регистр 6 управлени , дешифратор 7 выбора, блок 8 внутренних приемопередатчиков , выходной регистр 9 и блоки 10 приемопередатчиков нижнего уровн , Устройство имеет вход- выход 11 верхнего уровн , входы-вы- хйды 12 нижнего уровн .

Устройство работает следующим образом .

Всеми обменами в системе управл ет микроэвм верхнего уровн , Под ее управлением происходит ввод-вывод информации в режиме пр мого доступа к пам ти в (из) одну (ой) микроЭВМ нижнего уровн .

Вьшод информации происходит следующим образом, В программном режиме микроэвм верхнего уровн заносит в регистр 3 адреса адрес чейки пам ти , по которому производитс вывод информации в выходной 9 регистр - данные, которые переданы. Занесение адреса и данных в регистры стробиру- етс с выходов дешифратора 1 управл ющих сигналов. Затем в регистр 6 управлени записываетс информаци о номере микроЭВМ нижнего уровн , с которой осуществлен обмен данными и о режиме обмена (в рассматриваемом случае Вывод), С выхода регистра 6 управлени информаци поступает на вход дешифратора 7 выбора, на одном из выходов которого по вл етс сигнал пуска блока 5, номер которого определен номером на регистре 6 уп25

30

магистраль между каналом выбранной микроэвм и регистром 3 адреса и выходным 9 регистром. Адрес чейки па м ти в канал микроЭВМ нижнего уровн поступает с регистра 3 адреса, а да ные - с выходного регистра 9. Обмен заканчиваетс вьщачей блоком 5 сигн ла сброса на регистр 6 управлени . После этого устройство готово к новому циклу работы.

Ввод информации происходит анало гичным образом, за исключением того что с регистра 6 управлени через , дешифратор 7 выбора на вход выбора 35 направлени обмена блоков 5 логики пр мого доступа поступает информаци о-режиме работы Ввод, После запуска блока 5 он формирует все не обходимые сигналы дл .управлени пр цессом ввода. При этом блок 5 осуществл ет управление блоками внутре них приемопередатчиков и приемопере датчиков нижнб го уровн таким образом , что адрес чейки поступает с регистра 3 адреса, а входные данные фиксируютс на регистре 2, После вы дачи блоком 5 сигнала Сброс на ре гистр 6 управлени данные с регистр 2 могут быть считаны с входа-выхода верхнего уровн .

Claims

Формула изобретени

40

45

50

Устройство дл организации мультипроцессорной иерархической системы 55 содержащее депсифратор управл ющих сигналов, входной регистр, регистр а,дреса,, блок приемопередатчиков верх него уровн и N блоков управлени

2954092

равлени . Кроме того, на входы выбора направлени обмена всех блоков 5 логики пр мого доступа передаетс информаци о выбранном режиме обмена. По сигналу пуска блок 5 управлени пр мым доступом формирует запрос к микроэвм нижнего уровн и, в случае разрешени пр мого доступа, формирует все необходимые сигналы дл управлени процессом обмена (Вывод), Эти сигналы с выходов блоков 5 через блоки приемопередатчиков нижнего уровн поступают в канал ЭВМ. При этом блоки 5 по выходам Адрес-данfO

15

ные осуществл ют управление блоком 8 внутренних приемопередатчиков, а по выходам управлени выдачей - управление выходами блоков 10 приемопередатчиков нижнего уровн , уста . навлива таким образом св зь через

5

0

магистраль между каналом выбранной микроэвм и регистром 3 адреса и выходным 9 регистром. Адрес чейки пам ти в канал микроЭВМ нижнего уровн поступает с регистра 3 адреса, а данные - с выходного регистра 9. Обмен заканчиваетс вьщачей блоком 5 сигнала сброса на регистр 6 управлени . После этого устройство готово к новому циклу работы.

Ввод информации происходит аналогичным образом, за исключением того, что с регистра 6 управлени через , дешифратор 7 выбора на вход выбора 5 направлени обмена блоков 5 логики пр мого доступа поступает информаци о-режиме работы Ввод, После запуска блока 5 он формирует все необходимые сигналы дл .управлени процессом ввода. При этом блок 5 осуществл ет управление блоками внутренних приемопередатчиков и приемопередатчиков нижнб го уровн таким образом , что адрес чейки поступает с регистра 3 адреса, а входные данные фиксируютс на регистре 2, После выдачи блоком 5 сигнала Сброс на регистр 6 управлени данные с регистра 2 могут быть считаны с входа-выхода верхнего уровн .

Формула изобретени

0

5

0

Устройство дл организации мультипроцессорной иерархической системы, 55 содержащее депсифратор управл ющих сигналов, входной регистр, регистр а,дреса,, блок приемопередатчиков верхнего уровн и N блоков управлени

пр мым доступом в пам т, причем первые информационные входы-выходы входного регистра и регистра адреса подключены к первому инф.ормационному входу-выходу блока приемопередатчиков верхнего уровн и к входу дешифратора управл ющих сигналов, первый и второй выходы которого подключены к синхро- входам входного регистра и регистра адреса соответственно, второй инфор- мационный вход-выход блока приемопередатчиков верхнего уровн вл етс входом-выходом верхнего уровн устройства , отличающеес тем, что, с целью уменьшени аппаратурных затрат и повышени скорости обмена за счет уменьшени числа команд, необходимых дл организации обмена, оно содержит регистр управлени , дешифратор выбора, блок внутренних приемо- передатчиков, выходной регистр и блоки приемопередатчиков нижнего уровн , причем третий и четвертый выходы дешифратора управл ющих сигналов подключены к синхровходам выходного ре- гистра и регистра управлени соответственно , первые информационные входы- выходы которых подключены к первому информационному входу-выходу блока приемопередатчиков верхнего уровн , вторые информационные входы-выходы входного регистра, выходного регистра и регистра адреса подключены к первому информационному входу-выходу

блока внутренних приемопередатчиков, второй информационный вход-выход которого подкл{очен к первым информационным входам-выходам блоков приемопередатчиков нижнего уровн , вторые информационные входы-выходы которых вл ютс соответствующими входами- выходами нижнего уровн устройства, выход регистра управлени подключен к входу дешифратора выбора, первый выход которого подключен к входам выбора направлени обмена блоков управлени пр мым доступом в пам ть, вход пуска i-ro (,N) блока управлени пр мым доступом в пам ть подключен к j-му (,N+1) выкоду дешифратора выбора, выходы окончани цикла блоков управлени пр мым доступом в пам ть подключены к входу сброса регистра управлени , выходы Адрес-данные блоков управлени пр мым доступом в пам ть подключены к входу Адрес-данные блока внутренних приемопередатчиков , выходы управлени выдачей информации блоков управлени пр мым доступом в пам ть подключены к входам управлени выдачей информации соответствующих блоков приемопередатчиков нижнего уровн , выходы уп- равл ющих слов обмена блоков управлени пр мым доступом в пам ть подключены к входам управлени режимом

пр мого доступа соответствующих блоков приемопередатчиков нижнего уровн .

прин та

передана

Фи.&.2.

Составитель Н.Захаревич Редактор Н.Бобкова Техред И.Попович Корректор Г.Решетник

Заказ 619/56 Тираж 673 . Подписное 6НИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Г Конец обмена j Фиг.З