SU1288931A1 - Устройство дл определени состо ни коммутации каналов узла св зи - Google Patents

Abstract

Изобретение относитс  к устр-вам коммутационной техники и может быть использовано на узлах св зи. Цель изобретени  - повышение достоверности определени  состо ни  каналов. Устр-во содержит узлы 1 коммутации, управл ющий распределитель (УР) 2, блоки 3 и 14 пам ти, блоки 4 и 15 режима, блоки 5 и 16 отображени , г-р 6 импульсов, счетчик 7 номеров, блок определени  установленных соединений (БОУС) 8, блок 9 коммутации, два шифратора 10 и 11, регистр 12 и распределитель 13 информации. Цель достигаетс  введением УР 2. С помощью УР 2 обеспечиваетс  подключение выхода г-ра 6 к управл ющей линии соответствующего узла 1 коммутации , которым образован контролируемый канал под номером, записанным в счетчике 7. В соответствии с этим номером БОУС 8 определ ет состо ние контролируемого канала . 2 ил. (Л ьо сх 00 ( ОО

Description

Изобретение относитс  к устройствам коммутационной техники, в частности к устройствам отображени  состо ни  коммутируемых каналов и может быть использовано на узлах св зи.

Целью изобретени   вл етс  повышение достоверности определени  состо ни  каналов .

На фиг. 1 приведена структурна  схема предложенного устройства; на фиг. 2 - пример возможной реализации блока опреде- 10 лени  установленных соединений.

Устройство дл  определени  состо ни  каналов узла св зи (фиг. 1) содержит узлы 1 коммутации, управл ющий распределитель 2, блоки 3-1 - 3-п пам ти, блоки 4-1 - 4--Г режима, блоки 5-1 - 5-п отображени , генератор 6 импульсов, -счетчик 7 номеров, блок 8 определени  установленных соединений, блок 9 коммутации, первый 10 и второй 11 шифраторы, регистр 12, распределитель 13 информации, допол- о нительные блок 14 пам ти, блок 15 режима и блок 16 отображени .

Блок 8 определени  установленных соединений (фиг. 2) содержит дешифратор 17 номеров каналов, первую - п тую группу

тель 2 на блок 3-п пам ти соответству- узла 1 коммутации, обеспечивает запись считываемой с регистра 12 через распределитель 13 информации в соответствующий блок 3-п пам ти.

Следующий тактовый сигнал генератора 6 импульсов по вл етс  на его первом выходе и добавл ет в счетчик 7 «единицу , т.е. формирует номер очередного контролируемого канала, и цикл повтор етс .

Информаци  из блоков 3 пам ти поступает через блоки 4 режима (с помощью которых оператор задает скорость, объем и последовательность отображени ) на блоки 5 отображени .

Схема включени  контактов 25 блока 9 показана дл  случа  наличи  соединени  первого канала с т-ой линией св зи (РрО и отсутстви  соединени  первого канала. В этом случае при поступлении в дешифратор 17 номера первого канала на его первом выходе по витс  сигнал, поступающий на соответствующие элементы И 20-1; 21 - 1; 22- первой, третьей, четвертой и п той групп элементов И 18, 20, 2 и

элементов И 18-22, группу элементов ИЛИ 25 22. При этом на выходе элемента ИЛИ 23

23, элемент ИЛИ 24, группу контактов 25 блока 9 коммутации.

Предложенное устройство работает следующим образом.

Первый управл ющий сигнал с выхода генератора б импульсов поступает на счетчик 7 номеров каналов и формирует на его выходе номер контролируемого канала. Блок 8 в соответствии с этим номером определ ет состо ние контролируемого канала . Если соединение существует, то на выходе блока 8 по вл етс  сигнал, соответствующий номеру абонента, с которым соединен канал, а если соединение отсутствует - сигнал отсутстви  соединени , который поступает на вход второго шифратора 11.

Вторым управл ющим сигналом, посту- 40 пившим в регистр 12, в него записываютс  закодированные первым шифратором 10 контролируемого канала и вторым 11 - его состо ние. Номер контролируемого канала с выхода шифратора 10 поступает в

35

группы элементов ИЛИ по витс  сигнал, который поступит на второй пифратор 11, где будет закодирова) в номер т-гс канала.

Claims (2)

1. Формула изобретени 

   Устройство дл  определени  состо ни  коммутации каналов узла св з, содержащее узлы коммутации, включающие последовательно соединенные блок пам ти. блок режима и блок отображени , причем второй выход блока режима каждого зла коммутации соединен с первым входом б.юка пам ти, вторые входы которых соединены с соответствующими выходами распреде.чи- тел  информации, первый вход которого соединен с первым входом регистра н выходом первого щифратора, вход которого соединен с выходом счетчика номеров каналов и первым входом блока определени  установленных соединений, второй вход которого соединен с выходом блока коммураспределитель 13 информации и распредели- 45 тации, а выход блока определени  установтель

   2. Распределитель 13 информации обеспечивает подключение выхода регистра 12 к информационной линии, а управл ющий распределитель 2 выхода генератора 6 импульсов - к управл ющей (синхропизирую- щей) линии соответствуюп1.его узла 1 коммутации , которым образован канал под номером , записанным в счетчике 7.
2. Третий управл ющий сигнал, поступа  на регистр 12 и дополнительный блок 14

   50

   ленных соединении подключен к входу второго щифратора, выход которого соединен с вторым входом регистра, третий вход которого соединен с первым генератора импульсов и первым входом дополнительного блока пам ти, выход которого подключен к входу последовате.чьно соединенных дополнительного блока режима к дополнительного блока отображени , а выход дополнительного блока режима соепам ти , обеспечивает считывание инфор-55 динен с вторым входом дополнительного мации с регистра 12 и запись ее в дополни-блока пам ти, третий вход которого под- тельный блок 14 пам ти. Этот же сигнал,ключен к входу распределите. информа- поступа  через управл ющий распредели-ции и выходу регистра, четвертый вход

   тель 2 на блок 3-п пам ти соответству- узла 1 коммутации, обеспечивает запись считываемой с регистра 12 через распределитель 13 информации в соответствующий блок 3-п пам ти.

   Следующий тактовый сигнал генератора 6 импульсов по вл етс  на его первом выходе и добавл ет в счетчик 7 «единицу , т.е. формирует номер очередного контролируемого канала, и цикл повтор етс .

   Информаци  из блоков 3 пам ти поступает через блоки 4 режима (с помощью которых оператор задает скорость, объем и последовательность отображени ) на блоки 5 отображени .

   Схема включени  контактов 25 блока 9 показана дл  случа  наличи  соединени  первого канала с т-ой линией св зи (РрО и отсутстви  соединени  первого канала. В этом случае при поступлении в дешифратор 17 номера первого канала на его первом выходе по витс  сигнал, поступающий на соответствующие элементы И 20-1; 21 - 1; 22- первой, третьей, четвертой и п той групп элементов И 18, 20, 2 и

   22. При этом на выходе элемента ИЛИ 23

   группы элементов ИЛИ по витс  сигнал, который поступит на второй пифратор 11, где будет закодирова) в номер т-гс канала.

   Формула изобретени 

   Устройство дл  определени  состо ни  коммутации каналов узла св з, содержащее узлы коммутации, включающие последовательно соединенные блок пам ти. блок режима и блок отображени , причем второй выход блока режима каждого зла коммутации соединен с первым входом б.юка пам ти, вторые входы которых соединены с соответствующими выходами распреде.чи- тел  информации, первый вход которого соединен с первым входом регистра н выходом первого щифратора, вход которого соединен с выходом счетчика номеров каналов и первым входом блока определени  установленных соединений, второй вход которого соединен с выходом блока коммутации , а выход блока определени  установ0

   ленных соединении подключен к входу второго щифратора, выход которого соединен с вторым входом регистра, третий вход которого соединен с первым генератора импульсов и первым входом дополнительного блока пам ти, выход которого подключен к входу последовате.чьно соединенных дополнительного блока режима к дополнительного блока отображени , а выход дополнительного блока режима соекоторого соединен с вторым выходом генератора импульсов, третий выход которого соединен с входом счетчика номеров каналов , отличающеес  тем, что, с целью повышени  достоверности определени  состо ни  каналов, введен управл ющий распределитель , первый и второй входы которого соединены соответственно с первым выходом генератора импульсов и выходом первого шифратора, а выходы управл ющего распределител  подключены к соответствующим третьим входам блоков пам ти.

   .2