SU1288910A1 - Адаптивный аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может примен тьс  ,цл  преобразовани  мгновенного значени  сигнала в цифровой код и при передаче информации по каналам св зи с обработкой ее в цифровом виде. Целью изобретени   вл етс  по- вьпиение стабильности амплитуды и формы выходного сигнала в цифровом эквиваленте при изменении входного сигнала . В преобразователь, содержащий два компаратора 1 и 2, .реверсивный счетчик 6, преобразователь 7 код - напр жение, введены два D-триггера 3 и 4, элемент 5 ИСКЛЮЧАЮЩЕЕ ИЛИ, блок tl ограничени , числовой детектор 12, пороговое устройство 13, интегратор 14, блок 15 регулировани  опорного напр жени  и усилитель 18 опорного напр жени . 2 з.п. ф-лы, 8 ил. § (Л Wlf

Description

1128

Изобретение относитс  к вычисли- тельной технике и может примен тьс  дл  преобразовани  мгновенного значени  сигнала в цифровой код и при передаче информации по каналам св - зи с обработкой ее в цифровом виде.

Цель изобретени  - повышение стабильности амплитуды и формы выходного сигнала в цифровом эквиваленте при изменении входного сигнала.

На фиг.1 приведена функциональна  схема предлагаемого адаптивного аналого-цифрового преобразовател ; на фиг,2 - эпюры напр жений в различных точках устройства в контуре, осуществл ющем преобразование аналог - цифра (нормальный режим); на фиг.З - эпюры напр жений в различных точках устройства в контуре, осуществл ющем преобразование аналог - циф- ра, когда опорное напр жение меньше сигнала (начинаетс  ограничение).; .на фиг.4 - варианты соотношений амплитуд входного сигнала и опорного напр жени  при включении преобразовател ; на фиг.5 - эпюры напр жений в различных точках устройства при изменении величины опорного напр жени  (опорное напр жение увеличиваетс ); на фиг.6 - то же (опорное на- пр жение уменьшаетс ); на фиг.7 - принципиальна  схема блока ограничени ; на фиг.В - принципиальна  схема числового детектора.

Ппеобразователь (фиг.1) содержит первый 1 и второй 2 компараторы, D-триггер 3 верхнего уровн , D-триг- гер 4 нижнего уровн , .-элемент ИСКЛЮ- ИЛИ 5, первый реверсивный счетчик 6, преобразователь 7 код - напр жение, выполненный на мультиплексоре 8, первую 9 и вторую 10 ре- зистивные матрицы типа R-2R, блок I ограничени , числовой детектор 12, пороговое устройство 13, интегратор 14, блок 15 регулировани  опорного напр жени , выполненньм на втором реверсивном счетчике 16 и цифроанало говом преобразователе 17, усилитель 18 опорного напр жени .

Блок 11 ограничени  (фиг.7) содержит первый 19 и второй 20 элементы НЕ и первый 21 и второй 22 элементы И.

Числовой детектор 12 (фиг,8) со- держит (п-1)-е элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 23 и 24, где п - число разр дов выходного кода преобразовател , и элемент НЕ 25.

5

5 0 5 0

5

Устройство работает следующим об- разом.

Адаптивный аналого-цифровой преобразователь состоит из двух след щих контуров и при этом первый контур содержит первый 1 и второй 2 кo fflapaтopы, D-триггеры верхнего 3 и нижнего 4 уровней, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, первый реверсивный счетчик 6, преобразователь 7 код - напр жение и вьтолн ет преобразование аналог - цифра,.а второй контур содержит выходы разр дов первого реверсивного счетчика 6, блок II ограничени , числовой детектор 12, пороговое устройство 13, интегратор 14, блок 15 регулировани  опорного напр жени , выполненньм на реверсивном счетчике 16 и цифроаналоговом преобразователе 17, усилитель 18 опорного напр жени , соответствующие информационные входы мультиплексора 8 и управл ющие входы резистивньгх матриц типа R-2R и выполн ет изменение опорного напр жени  так, чтобы величина цифрового эквивалента выходного напр жени  оставалась посто нной.

Рассмотрим работу первого контура . Пусть на неинверт ирующие входы первого и второго компараторов поступает верхн   полуволна измер емого сигнала (фиг.2 и 3). Поступающие на инвертирующие входы компараторов 1 и 2 с выхода преобразовател  7 код- напр жение потенциалы отличаютс  на величину, соответствующую выходному напр жению младшего разр да, потому что на управл ющие входы резистив- ных матриц типа R-2R (фиг.1) подают-. с  одинаковые по величине, но разные по знаку напр жени  (в качестве отрицательного напр жени  можно подавать нулевой уровень, но тогда отрабатываемый диапазон будет в два раза меньше). При этом на инвертирующий вход первого компаратора 1 подаетс  более положительный сигнал. Как только входной сигнал на неинвертирующем входе второго компаратора 2 превысит потенциал инвертирующего входа, на выходе компаратора 2 по витс  высокий потенциал l (фиг.2в, Зв). По заднему фронту импульсов Такты (фиг.2а. За) это состо ние компаратора 2 переписываетс  в Е -триггер 4 нижнего уровн  (фиг.2д, Зд). Измер емый сигнал продолжает увеличиватьс  и в какой-то момент его величины превысит потенциал инвертирующего входа первого компаратора 1 и на выходе этого компаратора также по витс  высокий потенциал 1 (фиг.2г, Зг). По соответствующему заднему фронту импульсов Такты это состо ние записываетс  в D-триг- г.ер 3 верхнего уровн  (фиг.2е, Зе). При по влении двух 1 на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 по вл - етс  низкий потенциал на его выходе , а значит, и на входе переноса первого реверсивного счетчика 6. Последний обладает таким свойством, что счет импульсов, поступающих на вход Сложение - вычитание возможен только тогда, когда на входе переноса стоит низкий потенциал (О). Несмотр  на то, что до этого момента тактовые импульсы поступали, счет чик 6 изменит свое состо ние только тогда, когда на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 по витс  низкий потенциал (О) (фиг.2ж, Зж) с приходом очередного тактового импульса. Срабатывание счетчика 6 задерживаетс  на какое-то врем , но образуетс  некотора  зона нечувствительности и помехи, которые не превышают по амплитуде эту зону, не вызывают ложных срабатываний счет.чика 6 и преобразовател  в целом.

Новое состо ние первого реверсивного счетчика 6 переписываетс  в преобразователь 7 код - напр - женйе. Потенциалы на выходах резис- тивных матриц 9 и 10 типа R-2R измен ютс  (в данном случае увеличиваютс ) на величину, соответствующую выходному напр жению младшего разр - да, и на инвертирующих входах первого 1 и второго 2 компараторов по вл ютс  новые потенциалы сравнени . Аналогично преобразователь срабатыва ет каждый раз на следующих потенциа- лах сравнени  на всей восход щей части сигнала (фиг.26, Зб). После точки С (фиг.2б) измер емый сигнал уже не превышает потенциал сравнени  верхнего уровн , а значит, первый компа- .ратор 1 и D-триггер 3 верхнего уровт н  остаютс  в состо нии О (фиг.2г, е, Зг, е). В точке D измер емый сигнал становитс  меньше потенциала сравнени  на инвертирующем входе второго компаратора 2. На выходе его по вл етс  низкий потенциал О , который по заднему фронту импульсов Такты переписываетс  в D-триг 5 JO 5 20 30 89104

гер 4 нижнего уровн  (фиг.2в, д, Зв, д). На выходах D-триггеров верхнего 3 и нижнего 4 уровней устанавливаютс  низкие потенциалы (О), а значит, создаютс  услови  дл  смены первым счетчиком 6 своего состо ни  С приходом очередного импульса Такты по его переднему фронту число в первом счетчике 6 уменьшаетс  на еди- ницу, а значит, мен ютс  выходные напр жени  преобразовател  7 код - напр жение и на инвертирующих входах первого и второго компараторов по вл ютс  новые потенциалы сравнени .

Так работает предлагаемый адаптивный аналого-цифровой преобразователь, если выполн етс  соотношение

ди

on

N ё А

Сиги

где А, - амплитуда измер емого

сигнала;

uUon - выходное напр жение младшего разр да преобразовател  7 код - напр жение; N - число разр дов первого реберсивного счетчика 6. В реальных услови х такое совпадение бывает редко, особенно если аналого-цифровой преобразователь работает в канале св зи. Амплитуда сигнала мен етс  и устройство должно эти изменени  отработать. Поэтому рассмотрим как предлагаемое устройство работает в режиме стабилизации выходного сигнала.

Пусть справедливо соотношение uUpp N Aj, . Опорное напр жение мало , в первом счетчике один записываетс  максимальное число, но вход- Ной сигнал больше сигнала преобразовател  7 код - напр жение. Если первый счетчик 6 сосчитает следующий импульс, то он сброситс  в нулевое состо ние. Дп  предотвращени  этого существует блок 11 ограничени , который , использу  старший разр д и перенос первого реверсивного счетчика (фил .Зз), дешифрует это состо ние и вырабатывает импульс дл  установки D-триггера 3 верхнего уровн  в О (фиг.Зи). По диаграмме состо ни  элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 следующий импульс на сложение уже не пройдет на вход первого реверсивного счетчика 6, потому что на входе переноса этого счетчика (на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5) будет сто ть и первый счетчик 6 не будет считать. Если сменитс  знак первой производной сигнала (нисход ща  часть сигнала ), то сработает второй компаратор 2 (фиг.Зд). Его состо ние О) запишетс  в D-триггер нижнего уровн . После этого на выходе, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 установитс  О и число в первом реверсивном счетчике 6 уменьшитс  на одну 1. Такой случай, когда не намного меньше А. изображен на фиг.Зб и соответствует начальному ограничеuUon

A...- (фиг.а).

сиг

нию. Пусть

Отсчеты первого реверсивного счетчика 1 поступают в числовой детектор 12. Огибающа  сигнала числового детектора 12 показана на фиг.5а. В результате сравнени  с порогом в пороговом устройстве 13 огибающа  преобразуетс  в знаковую функцию, соответствующую положительному и отрицательному заполнению полуволн сигнала (фиг.5б). Знаковые отсчеты с выхода порогового устройства 13 через интегратор 14 поступают в блок 15 регулировани  опорного напр жени  .

Использование интегратора 14 в адаптивном аналого-цифровом преобразователе св зано с характером сигналов , которые могут обрабатыватьс . Возможны сигналы одной и той же частоты . В этом случае нет необходимости обрабатывать каждый отсчет. Можно делать измерени  реже. На фиг.5 : и 6 показан случай сигналы различной частоты), когда полуволна сигнала не равна по длительности.

На. Сигнал может также действовать помеха.

Действие последних двух факторов необходимо усредн ть, чтобы вы вить общую тенденцию поведени  знаковой функции. Поэтому знаковые отсчеты поступают в интегратор 14 с частотой такт После интегратора 14 отсчеты во второй реверсивный счетчик 16 блока 15 регулировани  опорного напр жени  поступают с частотой f /2

ТПИТ

где частота напр жени  на входе Такты, k - число разр дов интегратора 14.

Во втором реверсивном счетчике 16 блока 15 регулировани  опорного напр жени  записываетс  число

889106

которое преобразовываетс  цифроана- логовым преобразователем 17, выходное напр жение которого усиливаетс  усилителем 8 опорного напр жени 

5 и представл ет собой опорное напр жение .

Обозначим Т - число разр дов второго реверсивного счетчика 16 блока 15 регулировани  опорного напр жени ;

О дЕ - выходное напр жение младшего.

разр да цифроаналогового преобразовател  17; Kij - коэффициент усилени  усилител  18 опорного напр жени . Тогда максимальное значение опорного

15

напр жени 

Uo-,.mc.x

К,

20

25

30

35

40

ус , а текущее зависит от числа усредненных знаковых отсчетов, записанных во втором реверсивном счетчике 16. Это напр жение подаетс  в преобразователь 7 код - напр жение и определ ет более положительное (на величину выходного напр жени  младшего разр да преобразовател  7 код - напр жение) выходное напр жение первой резистивной матрицы типа R-2R, а также величину всего выходного напр жени  преобразовател  7 код - напр жение.

Дл  ;Данного случа  (фиг.5) положительное заполнение преобладает на длительности полуволн (фиг.56), и это преобладание определ ет рост опорного напр жени  (фиг.5г) до тех пор, пока опорное напр жение не станет равным входному сигналу по амплитуде . Аналогично работает преобразователь в режиме уменьшени  опорного напр жени . На фиг.ба-г показан случай слежени  за входным сигналом.

Таким образом, измен   числа (отсчеты ) во втором реверсивном счетчике 16 с помощью напр жени  тактовой

45 шины (фиг.5в и 6в) и измен   соответствующим образом величину опорного напр жени , удаетс  поддерживать посто нство амплитуды и формы выходного сигнала адаптивного аналого-циф50 рового преобразовател . Функциональное построение адаптивного аналого- цифрового преобразовател  обеспечивает хорошие характеристики. Например , четырехразр дное устройство по

55 данной функциональной схеме обеспечивает посто нство цифрового эквивалента выходного напр жени .при изменении входного сигнала от 8 мВ до 8 В.

Claims (3)

1. Адаптивный аналого-цифровой преобразователь, содержащий входную шину, два компаратора, преобразователь код - напр жение, .первый ре- версивный счетчик, информационные входы которого соответственно соединены с одноименными входами преобра зовател  код - напр жение и  вл ютс  выходными шинами, отличающийс  тем, что, с целью повышени  стабильности амплитуды и формы выходного сигнала в цифровом эквива- ленте при изменении входного сигнала в него введены D-триггер верхнего уровн , D-триггер нижнего уровн , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок ограничени , числовой детектор, порого- вое устройство, интегратор, блок регулировани  опорного напр жени , выполненный на последовательно соединенных втором реверсивном счетчике и цифроаналоговом преобразователе, а преобразователь код - напр жение выполнен на мультиплексоре и первой и второй резистивных матрицах типа R-2R, выходы которых соединены соответственно с инвертирующими входами первого и второго компараторов, выходы которых соединены соответственно с D-входами D-триггеров верхнего и нижнего уровней, пр мые выходы которых соединены соответственно с первым и вторым входами элемента ИС- ЮЦОЧАЮЩЕЕ ИЛИ, а пр мой вход В-Триг- гера нижнего уровн  соединен с входом Сложение - вычитание первого реверсивного счетчика, вход пере- носа которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные выходы реверсивного счетчика поразр дно соединены с одноименными входами числового детектора, выходы старщего разр да и переноса первого реверсивного счетчика соединены соответственно с первым и вторым входами блока ограничени , первый и второй выходы которого соединены со ответственно с входом установки в о D-тригггера верхнего уровн  и входом установки в 1 D-триггера нижнего уровни, одноименные информационные входы первой и второй резис- тивных матриц типа R-2R объединены и подключены к одноименным информационным входам мультиплексора, первые информационные входы которого объеди

с fO J5 , 20 25 30 . jc 40 45 50 о8

йены с управл ющим входом первой ре- зистивной матрицы типа R-2R и соединены с выходом напр жени  положитель-, ной пол рности усилител  опорного напр жени  , вторые информационные входы мультиплексора объединены с управл ющим входом второй резистивной матрицы типа R-2R и соединены с выходом напр жени  отрицательной пол рности усилител  опорного напр жени , управл ющие входы мультиплексора  вл ютс  соответствующими информационными входами преобразовател  код - напр жение , Jpыxoды числового детектора соответственно соединены с первыми входами порогового устройства, второй вход которого  вл етс  шиной установки порога сравнени , .а выход соединен с первым входом интегратора, выход которого соединен .с входом Сложение - вычитание второго реверсивного счетчика, выход цифроаналогово- го преобразовател  соединен с входом усилител  опорного напр жени , неинвертирующие входы первого и второго компараторов объединены и подсоединены к входной шине, вход синхронизации D-триггера верхнего уровн  объединен с одноименным входом D-триг- . гера нижнего уровн , со счетными входами первого и второго реверсивных счетчиков, с вторым входом интегратора и  вл етс  тактовой шиной.

2.Преобразователь по п. 1, от личающийс  тем, что блок ограничител  выполнен на первом элементе НЕ, вход которого объединен

с первым входом первого элемента И и  вл етс  первым входом блока ограничител , а первьй выход соединен с дервым входом второго элемента И, второй вход которого объединен с вторым входом первого элемента И и соединен с выходом второго элемента НЕ, вход которого  вл етс  вторым входом блока ограничител , первым выходом которого  вл етс  выход первого элемента К, а вторым выходом  вл етс  выход второго элемента И.

3.Преобразователь по п. 1, о т - личающийс  тем, что числовой детектор выполнен на п-1 элементах ИСКЛОЧАЮЩЕ ИЛИ, где п - число разр дов выходного кода преобразовател , первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и вход элемента НЕ  в- . л ютс  входами числового детектора, выходами которого  вл ютс  выход эле9128891010

мента НЕ и выходы элементов -ИСКЛО- единены и подключены к выходу элеменЧА ОЩЕЕ ИЛИ, вторые входы которых объ- та НЕ.

Фиг.

immmwmmmmM mmmL

ff / V VV л

д

фиг.5

zl

z

v:

X

21

21

Редактор А.Козориз

Составитель Ю.Спиридонов

Техред В.Кадар Корректор 0.Лугова 

Заказ 758Тираж 902Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород,, ул.Проектна , 4

фиг.7

фиг. 8