SU1283989A1 - Устройство согласовани скоростей цифровых потоков при передаче сигналов цифрового радиовещани - Google Patents

Abstract

Изобретение относитс  к радиотехнике и св зи. Цель изобретени  - повышение точности согласовани  скоростей. Устройство содержит выделитель I синхроимпульсов, блок 2 последовательно-параллельного преобразовани , блок 7 синхронизации, два буферных регистра (БР) 10 и П, переключатель 12, блок 13 уплотнени  и блок 14 параллельно-последовательного преобразовани . Вновь введены анализатор 3 рассиихрониза- ции, счетчик 4, коммутатор 5, форми-, рователь 6 синхроимпульсов, анализатор 8 пауз, блок 9 задержки. Приоритетным  вл етс  режим считывани , а дл  обеспечени  возможности компенсации как опережени , так и отставани  предусмотрено неполное заполнение БР 10 и 11 в режиме синхронизма. Информаци  с БР 10 и II после отработки в блоках 13 и 14 к виду, удобному дл  передачи, подаетс  на выход устройства. 1 ил. 3 (Л

Description

Изобретение относитс  к радиотехнике и св зи, в частности к передаче и приему звуковых сигналов, и может быть использовано в цифровых системах радиовещани  с независимыми синхрогенераторами.

Цель изобретени  - повышение точности согласовани  скоростей.

На чертеже приведена структурна  электрическа  схема устройства согласовани  скоростей цифровых потков при передаче сигналов цифрового радиовещани .

Устройство содержит выделитель 1 синхроимпульсов, блок 2 последовательно-параллельного преобразовани , анализатор 3 рассинхронизации, счетчик 4, коммутатор 5, формирователь 6 синхроимпульсов, блок 7 синхронизации, анализатор 8 пауз, блок 9 задержки, первый и второй буферные регистры 10 и 11, переключатель 12, блок 13 уплотнени  и блок 14 параллельно-последовательного преобразовани .

Устройство согласовани  скоростей цифровых потоков при передаче сигналов цифрового радиовещани  работает следующим образом.

При поступлении сигнала на вход . выделени  . на его выходе образуетс  последовательность импульсов, котора  подаетс  на первые входы анализатора 3, формировател  6, блока 9 и вход блока 2, На синхронизирующий вход анализатора 3 подаетс  / последовательность эталонных синхроимпульсов . При отставании или опережении эталонной последовательности от входной на несколько полных тактов на первоМ или втором выходе анализатора 3 фopмиpyeтc  командный импульс, который фиксируетс  в счетчике, выполненном реверсивным, Анализатор 8, подключенный к входу и выходу блока 9, определ ет наличие сигнала паузы в прин том сигнале и формирует на своем выходе сигнал разрешение трансформации паузы. Параметры блока 9 определ ютс  минимально допустимым временем паузы в передаваемом сигнале с точки зрени  качества его воспри ти  слушателем.

При опережении эталонной после- . довательности по отношению к входной число целых тактов опережени  фиксир уетс  в счетчике 4, на первом выходе которого формируетс  ко- мандный сигнал Опережение, который 1ФИ наличии сигнала Разрешение трансформации паузы подаетс 

с помощью коммутатора 5 на второй вход формировател  6, Наличие командного сигнала на втором входе формировател  6 при поступлении на его первый вход очефедного входного

импульса обеспечивает на первом выходе формировател  6 формирование синхропоследовательности, Сформированна  синхропоследовательность поступает на пр мой вход счетчика

блока 7, обеспечивающего подачу ее на второй или третий выходы в зависимости от используемого в данный момент дл  записи информации первого или второго буферного регистра 10 или П, При этом в  чейки соответствующего первого или второго буферного регистра 10 или

11 производитс  запись избыточных

импульсов символа пауза с выхода

блока 9, Одновременно,синхропоследовательность с первого выхода формировател  6 поступает на третий вход счетчика 4, а на его п тый вход - подаетс  сигнал pesefpca счетчика

Опережение с третьего выхода формировател  6, После компенсации тактов опережени , зафиксированных в счетчике 4, и обнулени  всех его  чеек снимаетс  сигнал Опережение

с первого выхода счетчика 4, что приводит к прекращению работы син- хрогенератора и записи дополнительных импульсов в один из буферных регистров 10 или Л2. В процессе дальнейшего считывани  информации из буферного регистра длительность сигнала увеличиваетс  за счет удлинени  паузы на необходимое количество циклов,

При отставании эталонной синхро- последовательности от входной число целых тактов отставани  фиксируетс  в счетчике 4, а на его втором выходе формируетс  сигнал Отставание, который в случае наличи  сигнала Разрешение трансформаид1и паузы на третьем входе коммутатора 5 подаетс  на третий вход формировател 

6, снима  синхроимпульс с его первого выгхода. В этом случае синхроим-: пульсы не попадают на вход блока 7 и, следовательно, на его второй и третий выходы. Запись символа паузы

i

3

в первый и второй буферные регистры

10и I1 не производитс  в течение времени, необходимого дл  компенсации . Одновременно с второго выхода формировател  6 подаетс  сигнал реверса счетчика 4 по его четвертому входу, а на вход этого счетчика подаетс  эталонна  синхропоследовател ность. После компенсации тактов отставани , зафиксированных в счетчике , и обнулени  всех его  чеек сигнал Отставание снимаетс  с второго выхода анализатора 3, и процесс компенсации прекращаетс .

Считывание информации с первого и второго буферных регистров 10 и

11производитс  под действием син- хропоследовательности, подаваемой одновременно на вход соответствующего счетчика 4, работающего в режиме реверса. По обнулении iscex его  чеек подаетс  сигнал смены регистров и начинаетс  считывание с второго буферного регистра 11 вне зависимости от его заполненности.

Таким образом, приоритетным  вл етс  режим считывани , а дл  обеспечени  возможности компенсации как опережени , так и отставани  предусмотрено неполное заполнение первого и второго буферных регистро 10 и II в режиме синхронизма.

Информаци  с первого и второго буферных регистров 10 и II после .обработки в блоках 13 и 14 к виду, удобному дл  передачи, подаетс  на выход устройства.

Claims (1)

1. Формула изобретени 

   Устройство согласовани  скоростей цифровых потоков при передаче сигналов цифрового радиовещани , содержащее последовательно соединенные выделитель синхроимпульсов и блок последовательно-параллельного преобразовани , входы которых объединены, а также последовательно соединенные блок синхронизации и переключатель, первый и второй выходы которого подключены к первым

   839894

   входам соответственно первого и второго буферных регистров, выходы которых подключены соответственно к первому и второму входам блока f уплотнени , выход которого подк-пю- чен к входу блока параллельно-последовательного преобразовани , отличающеес  тем, что, с целью повышени  точности согласоваШ ни  скоростей, введены анализатор рассинхронизации, счетчик, коммутатор , формирователь синхроимпульсов , анализатор пауз и блок задержки, первый вход которого сое15 динен с входом блока последовательно-параллельного преобразовани , выход которого соединен с объединен- ными первым; входом анализатора пауз и вторым входом блока задерж20 ки, выход которого соединен с объединенными вторыми входами первого и второго буферного регистра и анализатора пауз, выход которого подключен к управл ющему входу крммутато 5 ра, первый и второй входы которого подключены к первому и второму выходу счетчика, первый и второй входы которого соединены с первым и вторым выходами анализатора рассинхрониза30 ции, вход которого соединен с B{jxo- дом выделител  синхроимпульсов, и первым входом формировател  синхроимпульсов , первый, второй и третий выходы которого соединены соответст35 венно с третьим, четвертым и п тым входами счетчика, первый и второй выходы коммутатора соединены с первым и вторым входами формировател  синхроимпульсов, первый выход кОто40 рого подключен к входу блока синхронизации , второй и третий выходы которого подключены к третьим входам ч соответственно первого и второго буферных регистров, первые входы ко-

   45 торых объединены соответственно с третьим и четвертым входами блока уплотнени , при этом синхрониз1Ч)у1о- щие входы анализатора рассинхрони- зации, счетчика, блока синхрониза0 ции и блока параллельно-последовательного преобразовани  объединены.

   ClIZl

   iL

   Г

   ri if

   a

   J

   H

   w