SU1275778A1 - Device for determining number of ones in binary number - Google Patents
Device for determining number of ones in binary number Download PDFInfo
- Publication number
- SU1275778A1 SU1275778A1 SU843760810A SU3760810A SU1275778A1 SU 1275778 A1 SU1275778 A1 SU 1275778A1 SU 843760810 A SU843760810 A SU 843760810A SU 3760810 A SU3760810 A SU 3760810A SU 1275778 A1 SU1275778 A1 SU 1275778A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- input register
- output
- bits
- adder
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл контрол принимаемой информации в системах передачи данных и дл преобразовани информации. Цель изобретени - повьшение быстродействи устройства. Информаци , наход ща с на входном регистре, разбиваетс на группы разр дов. Содержимое каждой группы разр дов входного регистра преобразуетс с помощью соответствующего шифратора группы 4ак, что на его выходе формируетс число, равное количеству единиц преобразуемой группы разр дов входного регистра. Числа, получаемые на выходах шифраторов группы, складываютс на сумматоре, и результат с выхода сумматора поступает на выход устройства. 2 ил. (ЛThe invention relates to computing and can be used to control received information in data transmission systems and to convert information. The purpose of the invention is to increase the speed of the device. The information in the input register is divided into groups of bits. The contents of each group of bits in the input register is converted using the corresponding encoder of group 4a, which at its output forms a number equal to the number of units of the group of bits of the input register being converted. The numbers obtained at the outputs of the group encoders are added to the adder, and the result from the adder output goes to the output of the device. 2 Il. (L
Description
to СП to SP
00 Изобретение относитс к вычислительной технике и может быть исполь зовано дл контрол принимаемой информации в системах передачи данных и дл преобразовани информащ1И. Целью изобретени вл етс повышение быстродействи устройства. На фиг. 1 приведена функциональна схема устройства; на фиг. 2 функциональна схема шифратора с че тырьм входами. Устройство содержит входной регистр 1, группу шифраторов 2, су1чматор 3, информационный вход 4 устройства , выход 5 устройства,. Шифратор (фиг. 2) содержит дешифратор . 6 и элементв ИЛИ 7 и 8. Устройство работает следунщим об разом. ,На входной регистр 1 поступает п-разр дное число, в котором требуетс подсчитать количество единиц. Входной регистр 1 разбиваетс на К групп по га разр дов в каждой. Выходы разр дов каждой из К групп входного регистра 1 соединены с входами соответствующих шифраторов 2 группы . На выходе шифраторов 2 группы формируетс число, равное количеству единиц, содержащихс в соответствун цих группах из m разр дов вход кого регистра 1. Такой шифратор может быть построен на базе дешифратора 6 и элементов ИЛИ 7 и 8 (фиг.2). Числа, формируемые на выходах шифраторов 2 группы, складываютс на сумматоре 3 и результат сложени передаетс на выход 5 устройства. Врем опре,целени количества единиц в двоичном коде складываетс из времени срабатывани шифраторов 2 группы и времени сложени на сумматоре 3. Формула и:эобретени Устройство дл определени .количества единиц в двоичном числе, содержащее входной регистр, группу из К шифраторов (К ---, где п - разр дность двоичного кода, m - число входов шиф эатора, К округл етс в большую сторону) и сумматор, причем информационньй вход входного регистра вл етс информационным входом устройства, входы шифраторов группы соединены с выходами соответствующих разр дов входного регистра, отличающеес тем, что, с целью повышени быстродействи устройства, выходы шифраторов группы соединены с соответствующими информационными входами сумматора, выход которого вл етс выходом устройства.00 The invention relates to computing and can be used to control received information in data transmission systems and to convert information. The aim of the invention is to improve the speed of the device. FIG. 1 shows a functional diagram of the device; in fig. 2 is an encoder with four inputs. The device contains an input register 1, a group of encoders 2, a cooler 3, information input 4 of the device, output 5 of the device ,. The encoder (Fig. 2) contains the decoder. 6 and the elements OR 7 and 8. The device works as follows. The input register 1 receives an n-bit number, in which it is necessary to count the number of units. Input register 1 is divided into K groups of hectares of bits in each. The outputs of the bits of each of the K groups of the input register 1 are connected to the inputs of the corresponding encoder groups 2. At the output of group 2 encoders, a number is formed that is equal to the number of units contained in the corresponding groups of m bits of input register 1. Such an encoder can be built on the basis of the decoder 6 and the elements OR 7 and 8 (Fig. 2). The numbers generated at the outputs of the encoder groups 2 are added to the adder 3 and the result of the addition is transmitted to the output 5 of the device. The time to determine the number of units in a binary code is the sum of the response times of the 2 group encoders and the addition time on the adder 3. Formula and: the device A device for determining the binary number of units containing the input register, a group of K encoders (K where n is the binary code width, m is the number of inputs of the cipher, K is rounded up) and the adder, the information input of the input register is the information input of the device, the inputs of the group encoders are connected to the outputs boiling bit input register rows, characterized in that in order to increase the operating speed of the device, the outputs of encoders connected to respective groups of information inputs of the adder, whose output is the output device.
Риг,2Rig, 2
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843760810A SU1275778A1 (en) | 1984-05-24 | 1984-05-24 | Device for determining number of ones in binary number |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843760810A SU1275778A1 (en) | 1984-05-24 | 1984-05-24 | Device for determining number of ones in binary number |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1275778A1 true SU1275778A1 (en) | 1986-12-07 |
Family
ID=21126738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843760810A SU1275778A1 (en) | 1984-05-24 | 1984-05-24 | Device for determining number of ones in binary number |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1275778A1 (en) |
-
1984
- 1984-05-24 SU SU843760810A patent/SU1275778A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1005026, кл. G 06 F 5/02, 1981. Авторское свидетельство СССР 913363, кл. G 06 F- 5/00, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1275778A1 (en) | Device for determining number of ones in binary number | |
SU424142A1 (en) | DEVICE COMPARISON OF TWO NUMBERS IN DIGITAL CODE | |
SU652592A1 (en) | Displacement- to-code converter | |
SU401994A1 (en) | DEVICE FOR DETERMINATION OF MINORANT BINARY CODES | |
SU1348830A1 (en) | Device for computing angle sine and cosine by table method | |
SU391560A1 (en) | DEVICE FOR CONSTRUCTION IN SQUARES | |
SU1247895A2 (en) | Device for calculating current average value | |
SU678484A1 (en) | Device for selecting coordinate information | |
SU1529457A2 (en) | Binary code-to-binary coded decimal-sixtieth code converter | |
KR900001837B1 (en) | Decoding method for cyclic code and encoder/decoder | |
SU404077A1 (en) | CONVERTER OF THE RIGHT BINARY-DECIMAL CRUSHES TO BINARY CRACKS | |
SU1103223A2 (en) | Device for adding binary numbers | |
SU1522403A1 (en) | Displacement digitizer | |
SU1662004A1 (en) | Binary coded decimal to binary translator | |
SU1388995A1 (en) | Device for converting binary numbers to binary decimal numbers and backwards | |
SU1267624A1 (en) | Binary code-to-modular code converter | |
SU1596463A1 (en) | Device for converting equilibrium binary code to full binary code | |
SU1406593A1 (en) | Device for determining inverse value of number | |
SU1141401A1 (en) | Device for calculating difference of two numbers | |
SU822174A1 (en) | Converter of direct binary-decimal code into complementary binary-decimal one | |
SU1465878A1 (en) | Device for determining normalization code | |
SU564630A1 (en) | Data introducing device | |
SU976442A1 (en) | Device for scheduling tasks for processors | |
SU1424122A1 (en) | Displacement digitizer | |
SU1442988A1 (en) | Combination adder |