SU1270769A2 - Устройство дл возведени в квадрат @ -разр дных двоичных чисел - Google Patents
Устройство дл возведени в квадрат @ -разр дных двоичных чисел Download PDFInfo
- Publication number
- SU1270769A2 SU1270769A2 SU853838015A SU3838015A SU1270769A2 SU 1270769 A2 SU1270769 A2 SU 1270769A2 SU 853838015 A SU853838015 A SU 853838015A SU 3838015 A SU3838015 A SU 3838015A SU 1270769 A2 SU1270769 A2 SU 1270769A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- squaring
- input
- bit
- elements
- Prior art date
Links
Landscapes
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
- Production Of Liquid Hydrocarbon Mixture For Refining Petroleum (AREA)
Abstract
Изобретение относитс к области вычислительной техники и вл етс дополнительным к изобретению по авт.св. СССР № 699521. Изобретение позвол ет вьпюлн ть операцию возведени в квадрат положительных и отрицательных чисел, представленных в дополнительном коде. Устройство содержит входы 1-4, элементы И 5, одноразр дные сумматоры 6, выходы 8-t4 устройства, элементы И-НЕ 15, вход 16 и выход 19 знакового разр да устройства , шину 17 информационной единицы устройства. 1 ил. ff3 (Л
Description
Ю
Р
Si
р
со
ISJ
Claims (1)
- Устройство для возведения в квадрат п--разрядных двоичных чисел по авт.св. № 699521, отличающе8 е с я тем, что, с целью расширения функциональных возможностей за счет возведения в квадрат положительных и отрицательных чисел в дополнительном коде, оно дополнительно содержит 10 (п-1) элементов И-НЕ, дополнительный одноразрядный сумматор, первые входы элементов И-НЕ объединены и образуют вход знакового разряда устройства, вторые входы к-го элемента И-НЕ под15 ключены к ϊ-y входу устройства (К = = 1,. .., п-1; ΐ = 2, ..., η), а выходы со второго по (п-1)-й элементов И-НЕ подключены к входам соответствующих одноразрядных сумматоров, выхо,10 ды суммы которых соединены соответственно с второго по п-1 - й выходами устройства, выход первого элемента И-НЕ соединен с входом дополнительного одноразрядного сумматора, выход 15 суммы которого соединен с первым выходом устройства, вход третьего слагаемого одноразрядного сумматора, выход суммы которого подключен к n-1-y выходу устройства, соединен с ши;q ной информационной единицы устройства, выход переноса дополнительного однозначного сумматора подключен через межразрядную связь переноса к входу переноса одноразрядного сумма[5 тора, выход суммы которого соединен .с вторым выходом устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853838015A SU1270769A2 (ru) | 1985-01-02 | 1985-01-02 | Устройство дл возведени в квадрат @ -разр дных двоичных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853838015A SU1270769A2 (ru) | 1985-01-02 | 1985-01-02 | Устройство дл возведени в квадрат @ -разр дных двоичных чисел |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU699521A Addition SU152480A1 (ru) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1270769A2 true SU1270769A2 (ru) | 1986-11-15 |
Family
ID=21156397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853838015A SU1270769A2 (ru) | 1985-01-02 | 1985-01-02 | Устройство дл возведени в квадрат @ -разр дных двоичных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1270769A2 (ru) |
-
1985
- 1985-01-02 SU SU853838015A patent/SU1270769A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 699521, кл. G 06 F 7/552, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59216245A (ja) | 正規化回路 | |
DE3681840D1 (de) | Komplementierschaltung fuer binaerzahlen. | |
EP0407177B1 (en) | Bit sequence reversing device | |
SU1270769A2 (ru) | Устройство дл возведени в квадрат @ -разр дных двоичных чисел | |
US3716843A (en) | Modular signal processor | |
SU1469503A1 (ru) | Устройство дл сложени чисел | |
SU1137461A1 (ru) | Троичный сумматор | |
SU1236469A2 (ru) | Устройство дл возведени в квадрат @ -разр дных чисел | |
SU1305871A1 (ru) | Дешифратор | |
SU1275429A1 (ru) | Сумматор | |
SU1427363A1 (ru) | Логарифматор | |
SU1626385A1 (ru) | Устройство дл преобразовани двоичного кода в код системы счислени остаточных классов | |
EP0626638A1 (en) | A one's complement adder and method of operation | |
SU1019441A1 (ru) | Двоично-дес тичный сумматор | |
SU1728971A1 (ru) | Преобразователь форматов данных | |
SU1270757A1 (ru) | Устройство дл суммировани двоичных чисел | |
SU945862A1 (ru) | Устройство дл суммировани фибоначчиево-дес тичных кодов | |
RU2090925C1 (ru) | Устройство для сложения | |
SU1305666A1 (ru) | Устройство дл умножени | |
SU1325484A1 (ru) | Устройство дл свертки по модулю G=2 @ -1 | |
SU1160290A1 (ru) | Одноразрядный четверичный сумматор | |
SU1575172A1 (ru) | Четырехвходовый одноразр дный сумматор | |
KR880001011B1 (ko) | 유한필드내의 곱셈 처리방법 | |
SU1603377A1 (ru) | Двоичный последовательный сумматор | |
JP2890412B2 (ja) | 符号変換回路 |