SU1265618A1 - Коррел ционный измеритель скорости - Google Patents

Abstract

Изобретение относитс  к измерительной технике и позвол ет обеспечить возможность измерени  скорости квазинепрерывного потока и уменьшить погрешность измерени . Измеритель содержит датчики 1, 2 начала и конца пути,усилители-ограничители 3, 4,. схему И 5, блоки 6, 7 пам ти, схему 8 умножени , интегратор 9, регистры 10 и 11, блок 12 сравнени , счетчик 13, блок 14 управлени , таймер 15, тактовый генератор 16, схемы ИЛИ 17, 18 и индикатор 19. Блок 14 управлени  содержит триггеры 20-22, схемы И 23 и 24, ИЛИ 27 и 28, устройство 29 задержки и формирователь 30 импульсов. Введение новых элементов и образование новых св зей между эле g ментами измерител  позвол ет устра- нить зоны неопределенности с пони- /Л женной точностью определени  скорое- л ти. 4 ил. . . См ю О) СП Од 00

Description

Изобретение относитс  к средствам измерительной, техники и может быть использовано дл  измерени  скорости непрерывных и квазинепрерывных потоков , в частности газовых и жидкостных потоков.

Цель изобретени  - обеспечение возможности измерени  скорости квазиНепрерывного потока и уменьшение погрешности измерени .

На фиг. 1 представлена функциональна  схема коррел ционного измерител  скорости; на фиг. 2 - временные диаграммы, по сн ющие работу блоков пам ти; на фиг. 3 - временные диаграммы , по сн ющие работу ключевого генератора; на фиг. 4 - временна  диаграмма, по сн юща  процесс измерени  скорости квазинепрерывного потока .

Коррел ционный измеритель скорости (фиг. 1) содержит датчики 1 и 2 (Начала и конЦа пути, усилители-огра (ничители 3 и 4, элемент И 5, блоки и и 7 пам ти, блок 8 умножени , интегратор 9, регистры 10 и 11, блок l2 сравнени , счетчик .13, блок 14 управлени , таймер 15, тактовый генератор 16, схемы Ш1И 17 и 18 и индикатор 19.

Выходы датчиков 1 и 2 .начала и

конца пути соответственно подключены к входам усилителей-ограничителей 3 и 4, выходами подсоединенных соответственно к первым входам блоков 6 и 7 пам ти. Вторые входы последних соединены с управл ющим входом счетчика 13 и первым выходом блока 14 управлени , первым входом подключенного к выходу таймера 15, вход которого,  вл ющийс  входом импульса начала измерени , подсое-динен к второму входу блока 14 управлени  и выходу элемента ИЛИ 17, первый вход которого  вл етс  входом импульса начала измерени  с датчика наличи  потока (не показан). Второй вход элемента ИЛИ 17  вл етс  входом импульса начала измерени  с выключател  (не показан). Выход тактового генератора 16 соединен с третьим входом блока 14 управлени , четвертым входом подсоединенного к первому выходу счетчика 13, второй вход которого подключен к управл ющему входу интегратора 9 и второму выходу блока 14 управлени . Третий и четверTbrii выходы блока 14 управлени  соединены соответственно с адресными вхо-

ами блоков 6 и 7 пам ти, выходами одключенных к соответствующим вхоам блока 8 умножени , выход которого соединен с информационным входом интегратора 9. П тый выход блска 14 управлени  подсоединен к первому входу элемента И 5, вторым входом соединенного с выходом блока 12 сравнени , первый вход которого подключен к выходу регистра 10. Шестой выход блока 14 управлени  подсоединен к первому входу элемента ИЛИ 18, вторым входом соединенного с выходом элемента И 5. Выход элемента ИЛИ 18 подключен к управл ющим входам регистров 10 и 11. Информационный вход регистра 10 подсоединен к выходу интегратора 9 и второму входу блока 12 сравнени . Информационный вход регистра 11 соединен с вторым выходом счетчика 13, а выход регистра 11,  вл ющийс  выходом измерител  скорости, подключен к ; входу индикатора 19.

На фиг. 2 приведены временные диаграммы работы блоков 6 и 7 пам ти, где а - импульсы тактового генератора 16; б - сигнал sign х(г.) на входе блока 6 пам ти; в - содержимое  чеек блока 6 пам ти; г - сигнал sign x(t+i) на входе блока 7 пам ти; д - содержимое  чеек блока 7 пам ти.

Сигнум-сигналы sign х (t) и sign X (t+t) записьтаютс  соответственно в блоки 6 и 7 пам ти с частотой тактового генератора 16 в виде последовательностей О и 1. При этом период частоты тактового генератора 16 должен быть на пор док меньше минимально возможной длительности импульса сигнум-сигналов sign x(t) и sign X (t+t), а изменение сигнум-сигналов зависит от числа частиц-меток, пересекак цих световой пучок и фиксируемых датчиками 1. и2. Частота считывани  из блоков 6 и 7пам ти равна частоте записи, так как осуществл етс  также с частотой тактового генератора 16. При этом на выходах блоков 6 и 7 пам ти по вл ютс  точные копии сигнум-сигналов sign x(t) и sign x(t+t).

Схема 8 умножени  выполТ1ена в виде логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, интегратор 9

и счетчик 13 выполнены каждый в виде

суммирующего группового счетчика. Интегратор 9 обеспечивает подсчет числа совпадений 0-0 шш 1-1 на входах схемы 8 умножени  з один цикл считывани  сигнум-сигнало из блоков 6 и 7 пам ти. Остальные блоки не имеют особенностей выполнени . Блок 14 управлени  содержит RSтриггеры 20 и.21, 1К-триггер 22, эл менты И 23 и 24, счетчики 25 и 26, элементы ИЛИ 27 и 28, элемент 29 задержки и формирователь 30 импульсов . Первьш вход триггера 20  вл етс  первьм входом блока 14 управлени . Первый вход триггера 21,соединенный с первым входом элемента ИЛИ 28,  вл етс  вторым входом блока 14. Первый вход триггера 22, соединенньш с первым входом элемента И 24,  вл етс третьим входом блока 14 управлени . Второй вход триггера 20, соединенный с вторым входом элемента ШШ 28,  вл етс  четвертым входом блока 14. Выход триггера 21  вл етс  первым выходом блока 14 управлени  и подключен к входу формировател  30 импульсов и к первому входу элемента ИШ1 21, выход которого  вл етс  вторымвь1ходом блока 14. Информационные выходы счетчиков 25 и 26  вл ютс  соответственно третьим и четвертым выходами блока 14 управлени . Выход переноса счетчика 25  вл етс  п тым выходом блока 14 и подсоединен к вхо ду элемента 29 задержки и вторым вхо дам триггеров 21 и 22. Выход формиро вател  30 импульсов  вл етс  шестым выходом блока 14 управлени . Выход триггера 20 подключен к второьгу входу элемента И 24, выходом соединенного с первым входом элемента И 23 и с информационным входом счетчика 26. Выход элемента ИЛИ 28 подключен к управл ккцим входам счетчиков 25 и 26. Выход триггера 22 под соединен к второму входу элемента И 23, выходом соединенного с информационным входом счетчика 25. Второй вход элемента ИЛИ 27 подключен к выходу элемента 29 задержки. На фиг. 3 приведены временные диаграгфи 1К-триггера 22, работающего в ключевом режиме, дл  чего инверсный.выход триггера 22 соединен с входами I и К. Первый вход триггера 22  вл етс  входом С, второй вход триггера 22  вл етс  входом К, а в качестве выхода триггера 22 использовап пр мой выход 1К-триггера. На временных диаграммах работы триггера 22 обозначены: а - сигналы на первом входе триггера 22 (импульсы, приход щие с выхода тактового генератора 16)j б - сигналы на втором входе триггера 22 (с выхода переноса счетчика 25); в - сигналы на выходе триггера 22. Коррел ционный измеритель скорости работает следующим образом. Перед началом измерений скорости на пути потока газа или жидкости устанавливают лазер (не показан) дл  зондировани  потока двум  параллельными световыми пучкам с базисным, рассто нием между ни№1 S. Датчики 1 и 2 коррел ционного измерител  скорости сориентированы таким образом, чтобы иметь возможность регистрировать факт пересечени  световых пучков потоком газа или жидкости. Дл  удобства регистрации факта пересечени  в поток ввод т частицы - метки. Оператор задает с помощью таймера 15 задержку и шyльca начала записи сигнум-сигналов относительно начала измерени  скорости. В исходном состо нии, когда отсутствует импульс начала измерени , тактовьш генератор 16 включен и третий вход посыпает импульсы на блока 14 управлени , т.е. на И 24 и первые входы элемента триггера 22 поступают импульсы 16 (тактотактового г.енератора вые импульсы). На выходе триггера 22 - единичньш сигнал, на выходе элемента И 24 сигнал отсутствует, а следовательно, сигнал отсутствует на выходе элемента И. 23. Сигналы отсутствуют также на вькоде элемента И 5 и на входах и выходах таймера 15, элементов ИЛИ 17, 18, 27 и 28, триггеров 20 и 21, элемента 29 задержки и формировател  30 импульсов. Состо ние входов и выходов осталышх бло ков коррел ционного измерител  скорости неопределенно и не имеет значени  дл  дальнейшей работы устройства . Импульс начала измерени  поступает на один из входов элемента ИЛИ 17. В случае измерени  скорости квазинепрерывного потока пмпульс начала измерени  поступает па один из входов элемента ИЛИ 17 с датчика наличи  потока.(не показан), который реагирует на по вление квазинепрерывного потока и может быть выполнен в виде пьезоэлектрического датчика. В случае измерени  скорости непрерывного потока импульс начала измерени  на другой вход элемента ШШ 17 в нужный момент времени подает Оператор, например, нажима  кнопку выключател  (не показан), один зажим которого соединен с входом схемы ИЛИ а второй зажим - заземлен. По вившийс  импульс начала измерени  через элемент ИЛИ 17 поступает на вход таймера 15 и на второй вход блока 14 управлени , т.е. на первые входы триггера 21 и элемента ИЛИ 28. Триггер 21 переключаетс  в единичное состо ние. Этот же имйульс начала измерени , проход  через элемент ИЛИ 28 на управл ющие входы счетчиков 25 и 26,обнул ет их, т.е. на адресных входах блоков 6 и 7 пам ти по вл ютс  нулевые сигналы, запрещающие запись и считывание. Электрические сигналы x(t) с фото jдатчика 1 и х(с)их(с+Т) с фотодатчик 2, про вл ющиес  при пересечении свет вых пучков потоком,поступают соответс венно на входы усилителей-рграничителей 3 и 4, которые преобразуют эти сигналы соответственно в сигнум-сигналы sign x(t) и sign x(t+i). Сигнум сигналы поступают на первые входы блоков 6 и 7 пам ти, но не записываютс  в них, так как на адресных входах блоков 6 и 7 пам ти нулевые сигналы . Единичньй сигнал с выхода триггера 21, т.е. с первого выхода блока 14, поступает на вторые входы блоков 6 и 7 пам ти и переключает их в режим записи. Одновременно этот сигнал поступает на управл ющий вход счетчика 13, обнул   его, и через элемент ИЛИ 27 - на управл ющий вход интегратора 9, обнул   его. Единичнь сигнал на выходе триггера 21 существует на прот жении всего цикла записи сигнум-сигналов в блоки 6 и 7 пам ти . По истечении времени задержки . таймера 15, заданной оператором, с выхода таймера 15 на первый вход блока 14 .управлени , т.е. на первый вход триггера 20, поступает импульс, переключающий триггер 20 в единичное состо ние. Единичный сигнал с выхода триггера 20 поступает на второй вход элемента И 24, разреша  прохождение импульсов с тактового генератора 16 через элемент И 24 на информационный вход счетчика 26 и на первый вход элемента И 23. На втором входе элемента И 23 уже есть единичньй сигнал с выхода триггера 22, который разрешает прохождение тактовых импульсов через элемент И 23 на информационньй вход счетчика 25. Счетчики 25 и 26 начинают считать тактовые импульсы, поступающие на их входы, при этом на их информационных выходах по вл ютс  выраженные в двоичном коде числа 1,2,3,4,5.... Эти числа поступают на адресные входы блоков 6 и 7 пам ти и задают номера  чеек блоков 6 и 7 пам ти, в которые в данный момент записываютс  сигнум-сигналы, соответственно в блок 6 пам ти - сигнал sign x(t;), а в блок 7 пам ти - сигнал sign x(c+t). Числа на выходах счетчиков 25 и 2S смен ют одно другое с частотой тактового генератора 16. Таким образом, на третьем и четвертом выходах блока 14 управлени  по вл ютс  числа, последовательно задающие номера  чеек 6 и 7 пам ти, в которые записываютс  сигнум-сигналы. Числа, выраженные в двоичном коде, с третьего выхода блока 14 управлени  поступают на адресный вход блока 6 пам ти, с четвертого выхода блока 14 - на адресный вход блока 7 пам ти. Сигнумсигналы , поступающие на первые входы блоков 6 и 7 пам ти, начинают записыватьс  в  чейки блоков 6 и 7 пам ти . При переполнении счетчика 25 он самоустанавливаетс  в О, а на его выходе переноса по вл етс  импульс переполнени , которьй определ ет конец цикла записи. Этот импульс поступает на вторые входы триггеров 21 и 22, обнул   их выходы. При этом на управл ющих входах блоков 6 и 7 пам ти единичный сигнал смен етс  нулевым, и блоки 6 и 7 пам ти переключаютс  в режим считывани . Формирователь 30 импульсов по срезу сигнала на выходе триггера 21 формирует импульс, которьй проходит с третьего выхода блока 14 через элемент ИЛИ 18 на управл ющие входы регистров 10и 11 и разрешает запись впоследние 10 и 11 чисел в двоичном коде блоков 6 и 7 пам ти и соответствует его началу. Нулевой уровень на выходе триггера 22 после обнулени  его импульсом переполнени  счетчика 25 запрещает прохождение тактовых импульсов на информационный вход счетчика 25, в то врем , как на информационный вход счетчика 26 эти импульсы продолжают поступать. Импульс, пришедший с тактового генератора 16 на первый вход триггера 22, переключает его в единичное состо ние, разреша  прохождение тактовых импульсов на информационный вход счетчика 25. Вследствие этих переключений триггера 22 число на информационном выходе счетчика 25 будет на две единицы меньше числа на информационном выходе счетчика 26 на прот жении всего второго цикла считывани . Это означает, что сигналы будут считыватьс  одновременно из 1-й  чейки блока 6 пам ти и из 3-й  чейки блока 7 пам ти, из 2-й  чейки блока 6 пам ти и из 4-й  чейки блока 7 пам ти, т.е. из п-й  чейки блока 6 пам ти и n+2-й  чейки блока 7 пам ти Сигналы, считываемые из  чеек блоков 6 и 7 пам ти, поступают на входы бло ка 8 умножени , и в случае совпадени  состо ний входов блока 8 умножени  единица с выхода этой схемы поступает на информационньй вход интег ратора 9. Последний накапливает число совпадений в течение второго цикл считывани . Блок 12 сравнени  сравни вает числа, поступающие на его входы с интегратора 9 и регистра 10. Счетчик 26 переполн етс  скорее, чем счетчик 25, самоустанавливаетс  в О и снова начинает считывать с единицы. При переполнении счетчик 25 самоустанавливаетс  в О, и на его выходе переноса по вл етс  импульс переполнени , который поступа ет на второй вход триггера 22 и обнул ет его. Этот же импульс перепол нени  с п того выхода блока 14 упра лени  поступает на первый вход элемента И 5, если в этот момент време ни на второй вход схемы И 5 поступа ет единичный сигнал с выхода блока 12 сравнени , то импульс переполне1ШЯ проходит через элементы И 5 и ИЛИ 18 на управл ющие входы регистров 10 и11. В регистр 10 при этом записьшаетс  число с выхода индикатора 9, а в регистр 11 - число 2 с второго выхода счетчика 13. Если же в конце второго цикла считывани  число на выходе интегратора 9 меньше числа, записанного в регистре 10, на выходе блока 12 сравнени  нулевой сигнал. Импульс переполнени  не проходит через элемент И 5, и записи в регистры 10 и 11 не происходит, в регистрах 10 и 11 остаютс  ранее записанные числа. Спуст  некоторое врем , определ емое задержкой времени . элемента 29 задержки, и fflyльc переполнени  по вл етс  на выходе элемента ИЛИ 27, т.е. на втором выходе блока 14 управлени . С второго выхода блока 14. управлени  этот импульс поступает на управл ющий вход интегратора 9, обнул   его, и на информационный вход счетчика 13, записыва  в него еще одну единицу. В счетчике 13 будет записано число 3 - номер следующего начинающегос  цикла считывани  сигнум-сигналов из блоков 6 и 7 пам ти. Нулевой уровень на выходе триггера 22 сохран етс  до прихода следующего тактового импульса, который переключает триггер 22 в единичное состо ние , разреша  тем самым прохождение тактовых импульсов на информационный вход счетчика 25. Вследствие переключений триггера 22 число на информационном выходе счетчика 25 будет на три единицы меньше числа на информационном выходе счетчика 26 на прот жении всего третьего цикла считывани . При этом осуществл етс  одновременное считывание из 1-й  чейки блока 6 пам ти и 4-й  чейки блока 7 пам ти, из 2-й  чейки блока 6 пам ти и 5-й  чейки блока 7 пам ти, т.е. из п-1  чейки блока 6 пам ти и n+3-й  чейки блока 7 пам ти. Считываемые сигналы сравниваютс  в блоке 8 умножени . Интегратор 9 накапливает число совпадений в течение третьего цикла считьтанИ , блок 12 сравнени  сравнивает числа, поступающие на его входы с интегратора 9 и регистра 10.При переполнении счетчика 25 импульс переполнени  с его выхода переноса обнул ет триггер 22 и поступает на первый вход элемента И 5. Если в этот момент времени на выходе блока 12 сравнени  единичньш сигнал, т.е. число на выходе интегратора 9 больше числа, записанного в регистре 10, которые поступают на входы регистров 10 и 11 и в этот момент равны О. На индикатор 19 посто нновыводитс  число, записанное в регистре 11. Этот же импульс переполнени  с вл 1хода переноса счетчика 25 проходит через устройство 29 задержки с ;задержкой времени на второй вход элемента ИЛИ 27. С выхода . с второго выхода следнего. блока 14, задержанный импульс поступает на управл ющий вход интегратора 9, повторно обнул   его, и iia ипформациониьш вход счетчика 13, записыва  в него 1, Эта 1 озкачает номер первого цикла считывани  сигнум-сигналов из блоков 6 и 7 пам ти и соответствует его началу. Счетчик 26 переполн етс  одновременно со счетчиком 25, самоустанавли ваетс  в О и оп ть начинает счет с 1. При этом начинаетс  считывани из блока 7 пам ти, {улевой уровень на выходе триггера 22 после обнулени  его импульсом переполнени  счетчика 25 запрещает прохогкдение тактовых импульсов на информацио1П1ый вход счетчика 25, в то врем  .как на информациоиньш вход счетчика 26 зти импульсы продолжают поступать. Врем  существовани  нулевого сигнала на выходе триггера 22 меньше длительности периода частоты тактового генератора 16. Первьй же импульс. приход ицш с тактового генератора 16 на первьш вход триггера 22, переключает его в единичное состо ние. Этот единичный сигнал разрешает прохождение тактовых импульсов на вход счетчика 25. Вследствие этих переключени триггера 22 число на информационном выходе счетчика 25 будет на единицу меньше числа на информационном выходе счетчика 26 на прот жении всего первого цикла считывани . Это означа ет, что в течение первого цикла считывани  сигнум-сигналов из блоков 6 и 7 пам ти сигнум-с11гналы будут считьшатьс  одновременно из первой  чей ки блока 6 пам ти и из второй  чейки блока 7 пам ти, из вторрй  чейки блока 6 пам ти и из третьей  чейки блока .7 пам ти, т.е. из п- чейки бло ка 6 пам ти и (п+1)-й  чейки блока 7 пам ти. Сигналы, считанные из  чеек блоков 6 и 7 пам ти, поступают на выходы блока 8 умножени . В случае совпадени  состо ний входов блока 8 умножени  посьшает единицу на информационный вход интегратора 9, который накапливает число совпадений в течение первого цикла счит1лвани . В случае несовпадени  состо ний входов схемы 8 умножени  на ее выходе О. С выхода интегратора 9 накопленное число совпадений, выраженное в двоичном коде, поступает на второй вход блока 12 сравнени , которьцЧ сравнивает числа, поступающие в двоичном коде на его входы. В случае, когда число, поступающее па блок 12 сравнени  с выхода интегратора 9, больше числа, поступающего с выхода регистра 10, на выходе блока 12 сравнени  по вл етс  единичный сигнал. Если число, поступающее на блок 12 сравнени  с выхода игггегратора 9, меньше числа, поступающего с выхода регистра 10, на выходе блока 12 - нулевой сипна. Счетчик 26 переполн етс  скорее, чем счетчик 25, самоустанавлиааетс  в О и снова начинает считать с единицы . При переполнении с сетчик 25 сггмоустанавливаетс  в О и на его выходе переноса по вл етс  импульс переполнени , которьш определ ет конец первого цикла считывани .Этот импульс переполнени  поступает на второй вход триггера 22 и обнул ет его. Этот же импульс переполнени  с п того выхода блока 14 управлени . т.е. с выхода переноса счетчика 25, поступает на первьш вход элемента И 5, если на второй вход элемента II. 5 в это врем  поступает единичншЧ сигнал с выхода блока 12 сравнени , то импульс переполнени  проходит через элементы И 5 и ИЛИ 18 на управл ющие Бходы регистров 10 и 11. В регистр 10 при этом запишетс  число с выхода интегратора 9, а в регистр 11 - число 1 с второго выхода счетчика 13. Затем этот импульс переполнени , пройд  через элемент 29 задержки и элемент ИЛИ 27, с некоторой задержкой времени по вл етс  на втором выходе блока 14 управлени  и поступает на управл ющий сход интегратора 9 и на информационHbrii вход счетчика 13. При этом интегратор 9 обнул етс , а в счетчик 13 записываетс  еще одна единица В счетчике 13 теперь записано число 2, что означает номер второго цикла считывани сигнум-сигналов из

то импульс переполнени  проходит через элемент И 5 и ИЛИ 18 на управл ющие входы регистров 10 и 11. В регистр 10 при этом записываетс  число с выхода интегратора 9, а в регистр

11- число 3 со второго выхода счетчика 13, Если на выходе блока

12сравнени  нулевой сигнал, т.е. число на выходе интегратора 9 меньше числа, записанного в регистре 10, то импульс переполнени  не проходит через элемент И 5, и записи в регистры 10 и 11 не происходит, В регистрах 10 и 11 остаютс  ранее записанные числа. Спуст  некоторое врем  импульс15 на переполнени , задержанный в элементе 29 задержки, описанным образом обнул ет интегратор 9 и записывает в счетчик 13 еще одну единицу. В счетчике 13 будет записано число 4 номер следующего начинающегос  цикла считывани  сигнум-сигналов из блоков 6 и 7 пам ти. Нулевой уровень на выходе тригге .ра 22 сохран етс  до прихода следующего тактового импульса, который переключает триггер 22 в единичное состо ние , разреша  тем самым прохожде ние тактовых импульсов на информационный вход счетчика 25. Далее четвер тый цикл считывани  происходит анало гично описанному. Таким же образом происходит п тый, шестой и все после дующие циклы вплоть до последнего, например сотого,цикла считывани . В сотом цикле считывани  осуществл етс  одновременное считывание из 1-й  чейки блока 6 пам ти и 101-й  чейки блока 7 пам ти, т.е. из п-й  чейки блока 6 пам ти и п+100-й  чей ки блока 7 пам ти. Считанные сигналы поступают на входы схемы 8 умножени . Интегратор 9 накапливает число совпадений в течение сотого цикла считывани . По окончании сотого цикла считывани  в регистры 10 и 11 записываютс  числа соответственно с интегратора 9 и со счетчика 13, если в этот момент число на выходе интегратора 9 больше числа,записанного в регистре 10. Если же число на выходе интегратора 9 меньше числа, записанного в регистре 10, записи в регистры 10 и 11 не происходит, в них оста ютс  ранее записанные числа. Импульс

переполнени  счетчика 25 описанным образом обнул ет интегратор 9 и заносит еще одну единицу в счетчике

13. Последний переполн етс  и с его первого выхода проходит импульс на четвертый вход блока 14 управлени , т.е. на второй вход триггера 20 и через элемент 11ЛП 28 на управл ющие входы счетчиков 5 и 26. Последние обнул ютс , и нулевой сигнал с их информационных выходов поступает на адресные входы блоков 6 и 7 пам ти , запреща  считывание и запись.

В ко.нде последнего цикла считывани  в регистре 10 записано максимальное число совпадений, считанных из блоков 6 и 7 пам ти сигнум-сигналов

Claims (1)

1. генератор 16 включен и посылает импульсы на третий вход блока 14 управлени , т.е. на первые входы схемы И . входах схемы 8 умножени , т.е. максимум взаимной коррел ционной функции сигнум-сигналов, достигнутый за сто циклов считывани . В регистр 11 при этом записано число т, которое индуцируетс  в двоичном коде на индикаторе 19 и означает номер цикла считывани , в котором был достигнут максимум совпадений. В т-ом цикле считывани  одновременно считывают сигнум-сигналы из п-й  чейки блока 6 пам ти и п+га-й  чейки блока 7 пам ти . Максимум совпадении сигнум-сигналов достигаетс  при равенстве временного сдвига t при считьшаиии сиг- нум-сигналов из блоков 6 и 7 пам ти и времени транспортного запаздывани . С учетом того, что сдвиг на .одну единицу номеров  чеек блоков 6 и 7 пам ти соответствует по времени периоду частоты тактового генератора 16, можно определить: I- L m-T. врем  транспортного запаздывани , с; временной , с; номер цикла считывани , в котором был достигнут максимум совпадений сигнум-сигналов (максимум взаимной коррел  :рюнной функции); период частоты тактового генератора 16, с. Найденное врем  и  вл етс  временем транспортного запаздывани  f , зна  которое несложно определить скорость. Цикл вычислений закончен, -устройство в исходном состо нии. Тактовый 24 и триггера 22 поступают тактовые импульсы. На выходе триггера 22 единичньй сигнал, на выходе схемы И 24, а значит и на выходе схемы И 23 сигнал отсутствует. Сигнал отсутствует также и на выходе схемы И 5, па выходах и входах таймера 15, схем ИЛИ 17, 18, 27 и 28, триггеров 20 и 21, устройства 29 задерж ки и формировател  30 импульсов. Со сто ние входов и выходов остальных блоков коррел ционного измерител  скорости не имеет значени  дл  даль нейшей работы устройства, Коррел ционйый измеритель скорости готов к следующему измерению. Временна  диаграмма, по сн юща  процесс измерени  скорости квазинепрерывного потока, приведена на чер теже фиг. 4, где t врем  запис - врем  суси сигнум-сигналов; ществовани  квазинепрерывного пото .ка; с оз врем  задержки записи сигнум-сигналов относительно момента по влерш  квазинепрерынного потока . Формула изобретени  Коррел ционньй измеритель скороети , содержащий датчики начала и конца пути, соединенные с входами двух усилителей-ограничителей, элемент 1Ш1, первый регистр, блок умножени  интегратор, тактовый генератор и счетчик, отличающийс  тем, что, с целью обеспечени  возможности измерени  скорости квазинепрерывного потока и уменьшени  погрешности измерени , в него введены элемент И, два блока пам ти, второй регистр, блок сравнени , блок управпени  и таймер, при этом выходы усипителей-огранпчителей подсоединены к первым входам блоков пам ти, вторые входы которых соединены с управл ющим входом счетчика и первым выходом блока управлени , первым входом подключенного к выходу таймера, вход которого подсоединен к второму входу блока управлени  и  вл етс  входом импульса начала измерени , а выход тактового генератора соединен с третьим входом блока управлени , четвертым входом подсоединенного к первому ВЫХОДУ счетчика, информационный вход которого подключен к управл ющему входу интегратора и второму выходу блока управлени , третий и четвертый выходы блока управлени  соединены соответственно с адресными входами первого и второго блоков пам ти , выходами подключенных к соответствующим входам блока умножени , выход которого соединен с информационным входом интегратора, а п тьй выход блока управлени  подсоединен к первому входу элемента И, вторым входом соединенного с выходом блока сравнени , первый вход которого подключен к выходу первого регистра, а шестой выход блока управлени  подсоединен к первому входу элемента ИЛИ, вторым входом соединенного с выходом элемента И, выход элемента ИЛИ подключен к управл ющим входам первого и второго регистров, при этом информационньп вход первого регистра подсоединен к выходу интеграторд и второму входу блока дравне ни , информационньй вход второго регистра соединен с вторым выходом счетчика, а выход второго регистра  вл етс  выходом измерител .

   Фиг. 2

   О

   Фиг. 3