SU1256161A1 - Генератор псевдослучайных чисел - Google Patents
Генератор псевдослучайных чисел Download PDFInfo
- Publication number
- SU1256161A1 SU1256161A1 SU853842075A SU3842075A SU1256161A1 SU 1256161 A1 SU1256161 A1 SU 1256161A1 SU 853842075 A SU853842075 A SU 853842075A SU 3842075 A SU3842075 A SU 3842075A SU 1256161 A1 SU1256161 A1 SU 1256161A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- shift register
- outputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к им- пульсной технике. Цель изобретени расширение функциональных возможностей и снижение уровн коррел ции формируемых чисел. Генератор содержит генератор 2 импульсов, элемент 3 ЗАПРЕТ, делитель 4 частоты, матор 7, регистр 8 адреса и блок 9 пам ти. Дл достижени поставленной цели в устройство введены регистр 5 сдвига и блок 6 пам ти с образованием новых св зей между элементами устройства. 1 з.п. ф-лы, 2 ил. Q S tc ел О5 05 -; фиг.1
Description
25
Изобретение относитс к импульсой технике.
Цель изобретени - расширение ункциональных возможностей и сниение уровн коррел ции формируемых 5 исел.
На фиг. 1 представлена структурна схема генератора псевдослучайных чисел; на фиг. 2 - схема регистра сдвига. О
Генератор псевдослучайных чисел содержит шину 1 Пуск, генератор 2 импульсов, элемент ЗАПРЕТ 3, делитель 4 частоты, регистр 5 сдвига, второй блок 6 пам ти, сумматор 7, 5 регистр 8 адреса, первый блок 9 пам ти . Шина 1 Пуск соединена с первыми входами элемента ЗАПРЕТ 3, де- лител 4 частоты и регистра 8 адреса , второй вход которого соединен 20 с вторым входом делител 4 частоты и выходом элемента ЗАПРЕТ 3, второй вход которого соединен с выходом генератора 2 импульсов. Входы первого блока 9 пам ти соединены с первой группой входов сумматора 7 и выходами регистра В адреса, разр дные входы которого соединены с выходами сумматора 7, выход переноса и вход переноса которого соединены между 30 собой. Первый вход регистра 5 сдвига соединен с выходом делител 4 частоты . Шина 1 Пуск соединена с вторым входом регистра 5 сдвига, выходы которого соединены с входами второ- jj го блока 6 пам ти, выходы которого соединены с второй группой входов сумматора 7.
Регистр 5 сдвига содержит Е последовательно соединенных счетнь1Х до триггеров 10,-lOg, п-Z последовательно соединенных D-триггеров lU 11, , выход последнего из. которых (11,-го) соединен с входом первого счетчика триггера 10. Выход t-ro 45 счетного триггера 10. соединен с входом первого В-триггера 10р.,i.Входы синхронизации всех счетных триггеров 10,-lOj и D-триггеров 11,+. 11 объединены и вл ютс первым вхо- jo дом регистра 5 сдвига, второй вход которого соединен с входами установки всех счетных триггеров 10 и D- триггеров 11.
Генератор псевдослучайных чисел работает следующим образом.
В чейках первого блока 9 пам ти записана последоватепьность равномерно распределенных псевдо5
О
5 0 0 j
о 5 jo
случайных т-разр дных чисел с периодом повторени , соответствующа одному из примитивных характеристических полиномов степени т. Во второй блок 6 пам ти записано 2 констант q, взаимно простых к периоду -1 и не удовлетвор ющих уравнению
|CLq)raod ,
где I 1,2,...,К.
Например при , и из
rh
2 возможных значений должны быть исключены значени ,2,3,4, 27, 28, 29 и 30, вл ющиес решени ми уравнени при , значени q 14, 15, 16 и 17, полученные при . Дл получени общего числа 2 16 констант могут быть исключены еще два значени и 22, дающие максимальный уровень коррел ции псевдослучайных чисел X и X при . Дл улучшени взаимно коррел ционных свойств последовательностей псевдослучайных чисел Х , получаемых в отдельных циклах, где К - номер цикла, из множества допустимых значений q могут быть исключены также все значени mod Ми значени q.М-q., где q; - множество используемых значений q, ,2,...,m-l. При этих услови х все последова ( ..г И
тельности tX. оказываютс независимыми , т.е. не содержат одинаковых разр дных последовательностей (М-по- слёдовательностей), и не включают взаимно обратных к себе последовательностей (последовательностей с взаимно обратным пор дком следовани чисел ) , отличающихс большими выбросами взаимно коррел ционной функции.
Если период -1 вл етс составным числом, то число допустимых констант q уменьшаетс . При малых значени х периода М () общее число констант q целесообразно вз ть равным 2 или . При большем периоде (т : 9 ) с целью улучшени коррел ционных свойств генерируемых последовательностей это число может быть уменьшено до значений 2 или . Дл увеличени полного периода последовательности псевдослучайных чисел, формируемых на выходах, в устройстве используетс вспомогательный генератор псевдослучайных чисел, представл ющий собой регистр 5 сдвига с обратной св зью (фиг. 2), состо щий из счетных триггеров 10 и (пf ) I -триггеров П. Если числа п и . соответствуют параметрам примитивного характеристического полинома X +Х +1, то регистром 5 сдвига генерируетс последовательность псевдослучайных чисел периода . При этом .полный период последовательности псевдослучайных чисел, получаемых на выходе устройства, равен произведению периодов N М(2 -1)(2 -1), Та
КИМ образом, параметры вспомогательного генератора псевдослучайных чисе ( регистра 5 сдвига) п и. I определ ютс соответственно требуемым периодо выходной последовательности и числом 2 констант q, записанных в блок 6 пам ти.
Условием случайности следовани отдельных циклов в последовательности псевдослучайных чисел периода N М(2 -1)-(2 -1) вл етс отсутствие коррел ции между последовательными индексами децимаций q и q -, где 1,N - номер цикла, ,2,... Так как последовательность индексов децимаций q, хранимых в блоке 6 пам ти , полностью определ етс последовательностью адресов, формируемых в первых разр дах регистра 5 сдвига, требование некоррелированности от- дельных циклов последовательности поностью переноситс на последовательность адресов, причем последовательные адреса А и должны быть некоррелированны на максимально воз- можном интервале задержки . Этому условию удовлетвор ет последовательность псевдослучайных чисел, получаема на выходах счетных триггеров 10 в регистре 5 сдвига.
Минимальные фазовые сдвиги S бинарных последовательностей (М-по- следовательностей), получаемых на выходах этих триггеров, определ ютс
неравенством га/Л- - 3„,„ M/2J- п/1 , гдеt - цела часть числа , т.е. S y-XlM/lJ. Указанное значение Sf,nn вл етс максимально возможным дл последовательности псевдо случайных чисел периода М. При всех значени х t S коррел ци между Е-разр дными псевдослучайными числами А и А практически отсутствует .
Делитель 4 частоты выполнен с коэффициентом делени , равным 2-1, и фиксирует момент окончани очеред0
5
ного цикла генерации неповтор ющихс псевдослучайных чисел Х- .
Работа устройства инициируетс сигналом по шине 1 Пуск. По тому сигналу прекращаетс прохождение тактовых импульсов с выхода генератора 2 импульсов на выход элемента ЗАПРЕТ 3, делитель 4 частоты, регистр 5 сдвига и регистр 8 адреса устанавливаютс в исходное состо ние. Дл регистра 8 адреса исходным состо нием вл етс нулевое, а дл регистра 5 сдвига - любое, отличное от нул , например, все единицы (фиг. 2). По окончании сигнала на шине 1 Пуск тактовые импульсы начинают управл ть работой устройства.
В каждом такте работы двоичный код константы , считываемый с выходов блока 6 пам ти, суммируетс с содержимым регистра 8 адреса, и результат суммировани по переднему фронту импульса синхронизации записываетс обратно в регистр 8 адреса. Этот результат вл етс очередным адресом, по-которому из блока 9 пам ти считываетс очередное псевдослучайное число. В следующем такте содержимое регистра 8 адреса снова
увеличиваетс на величину 1 . I .
В поле допустимых адресов блока 9 пам ти отсутствует один адрес, соответствующий нулевой чейке, поэтому при переходе через граничное значение адреса -1 в результате очередного прибавлени константы с необходима коррекци адреса. Эта коррекци выполн етс с помощью Обратной св зи с выхода переноса сумматора 7 на его вход переноса. Когда результат суммировани выходит за границу допустимых адресов, на выходе переноса сумматора 7 образуетс единичный сигнал (единица переноса). Этот сигнал по цепи обратной св зи поступает на вход переноса сумматора 7 в младший разр д, в результате чего значение суммы на выходах сумматора 7 увеличиваетс на единицу. Та-,. КИМ образом, при переходе через границу адресов А к очередному адресу прибавл етс константа q-t-1 , в остальных случа х адрес модифицируетс на величину q. Этим обеспечиваетс работа сумматора 7 по модулю 2 -1 с исключением нулевого адреса из пол допустимых адресов.
5125
По Олончании очередного цикла генерации по импульсу синхронизации с выхода делител 4 частоты регистр 5 сдвига устанавливаетс в новое состо ние, в результате чего из бло- ка 6 пам ти считываетс нова константа q. По окончании циклов работы регистр 5 сдвига устанавливаетс в исходное состо ние, после чего процесс генерации псевдо- случайных чисел повтор етс .
Claims (2)
- Формула изобретени .1, Генератор псевдослучайных чи- сел, содержащий шин:у Пуск, соединенную с первыми входами элемента ЗАПРЕТ, делител частоты и регистра адреса, второй вход которого соединен с вторым входом делител часто- ты и выходом элемента ЗАПРЕТ, второй вход которого соединен с выходо м генератора импульсов, первый блок пам ти , входы которого соединены с первой группой входов сумматора и вы- ходами регистра адреса, разр дные входы которого соединены с выходами сумматора, выход переноса и вход пе1 4реноса которого соединены.между собой , отличающийс тем, что, с целью расширени функциональных возможностей и снижени уровн коррел ции формируемых чисел, он содержит второй блок пам ти и регистр сдвига, первый -вход которого соединен с выходом делител частоты, шина Пуск соединена с вторым входом регистра сдвига, выходы которого соединены с входами второго блока пам ти, выходы которого соединены с второй группой входов сумматора.
- 2. Генератор по и. 1, отличающийс тем, что регистр сдвига содержит Е последовательно соединенных счетных триггеров, n-f последовательно соединенных D-триг- геров, выход последнего из которых соединен с входом первого счетного триггера, выход Z-ro счетного триггера соединен с входом первого D- триггера, входы синхронизации всех счетных триггеров и D-триггеров объединены и вл ютс первым входом регистра сдвига, второй вход которого соединен с входами установки всех счетных триггеров и D-триггеров.CUHJrpOHl/3Oци ота-9 HoS/(aфид.2Редактор В.Петраш Заказ 4834/55Составитель Ю.БурмистровТехред М.Ходанич Корректор М.МаксимишинецТираж 816 . Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5.Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853842075A SU1256161A1 (ru) | 1985-01-07 | 1985-01-07 | Генератор псевдослучайных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853842075A SU1256161A1 (ru) | 1985-01-07 | 1985-01-07 | Генератор псевдослучайных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1256161A1 true SU1256161A1 (ru) | 1986-09-07 |
Family
ID=21157960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853842075A SU1256161A1 (ru) | 1985-01-07 | 1985-01-07 | Генератор псевдослучайных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1256161A1 (ru) |
-
1985
- 1985-01-07 SU SU853842075A patent/SU1256161A1/ru active
Non-Patent Citations (1)
Title |
---|
Билинский И.Я., Микелсон А.К. Стохастическа цифрова обработка непрерьюных сигналов. - Рига: Зинат- не, 1983, рис. 5.2а. Авторское свидетельство СССР № 1223350, кл. Н 03 К 3/84,28.06.84. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0680172B1 (en) | Code sequence generator | |
KR20020049387A (ko) | 고속 동작이 가능하고 순차적으로 2진 카운터 순서를 갖는카운터 회로 및 그 카운팅 방법 | |
SU1256161A1 (ru) | Генератор псевдослучайных чисел | |
RU2081450C1 (ru) | Генератор n-значной псевдослучайной последовательности | |
SU962931A1 (ru) | Генератор псевдослучайных чисел | |
SU752768A1 (ru) | Генератор псевдослучайных последовательностей импульсов | |
SU602975A1 (ru) | Генератор псевдослучайных чисел | |
SU1206779A1 (ru) | Генератор равномерно распределенных случайных чисел | |
SU739602A1 (ru) | Генератор псевдослучайных чисел | |
SU1023326A1 (ru) | Генератор псевдослучайных последовательностей | |
RU2080651C1 (ru) | Генератор псевдослучайных n-разрядных двоичных чисел | |
SU1170453A1 (ru) | Генератор тестовых последовательностей | |
SU1504803A1 (ru) | Формирователь к-ичиых кодов | |
SU1223350A1 (ru) | Генератор псевдослучайных чисел | |
SU888110A1 (ru) | Последовательное множительное устройство | |
JP4140156B2 (ja) | アドレス発生回路、アドレス発生装置およびアドレス発生方法 | |
SU473179A1 (ru) | Универсальный преобразователь двоично-дес тичных чисел в двоичные | |
SU1539774A1 (ru) | Генератор псевдослучайной последовательности | |
SU1679484A1 (ru) | Генератор случайного процесса | |
RU2120179C1 (ru) | Генератор белого шума (варианты) | |
SU1022155A1 (ru) | Устройство дл умножени @ -разр дных чисел | |
SU903874A1 (ru) | Генератор псевдослучайных чисел | |
SU760048A1 (ru) | Генератор псевдослучайных чисел 1 | |
SU559425A1 (ru) | Устройство определени конца циклического синхрокода | |
SU1405110A1 (ru) | Реверсивный счетчик импульсов |