SU1251095A1 - Коммутационное устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и позвол ет строить многопроцессбрные выЧисли- тельные системы с программируемой коммутацией, при .этом за счет устранени  потерь времени при опросе незадействованных св зей и обеспече-; ни  возможности центрапизованной настройки получают высокое быстродействие и расширенные функциональtNd СП

Description

ньте возможности. Ко тутационное усл ройство содержит матричный коммутатор , матрицу 2 управлени  цией, блок 3 синхронизации и блок 4 пам ти Информационные входы 5 и выходы 6 матричного коммутатора 1  вл ютс  соответствуюпдагми информационными входами и вьгходаки устрой- ства, к которым подключаютс  устУстройство относитс  к вычисли- , тельной технике и может быть использовано в многопроцессорных вычисли- тапьных, системах с программируемой коммутацией,

Целью изобретени   вл етс  уве-- личение быстродействи  устройства за счет устранени  потерь времени при опросе незадействованных св зей и расширение функциональнь х возмож- ностей путем обеспечени  возможное-- тн централизованной настройки.

На фиг. представлена структурна  схема коммутационного устройст-, вa на фиг.2 - функциональна  схема программируемого распределител  сигналов- , на фиг.З - информационный граф соединений и его матричное представление (матрица смежности) в режиме :централизованной настройки,

Коммутационное устройство содержит матричный коммутатор 1 ,, матрицу 2 управлени  коммутацией, блок 3 синхронизации и блок 4 пам ти, причем информационные входы матричного коммутатора I подключены к соответствующим информационным входам 5 устрой- ства, информационные выходы матричного 1 коммутатора  вл ютс  соответствующими информационными 6 устройства

Информационные входы 7 блока 4 пам ти подключены к шине 8 настройки устройства, адресные входы 9 блока i-- пам ти подключены к соответствую- выходам четвертой группы блока 3 синхронизации. Группы 10 выходов блока 4 пам ти подключены к соответствующей группам 11 настроечных входов матри1ДзТ 2 управлени  коммутацией входы приема 12, сброса 13 и раз

51095

ройства, осуществл ющие обмен данных между собой, например процессоры. В устройстве возможно выполнение как синхронного, так и асинхронного способов обмена, централизованна  и/или децентрализованна  настройка соединений, параллельна  настройка на выполнение неординарной св зи. 3 ил

решени  14 подключены к соответствующим выходам первой, второй и третьей групп блока 3. Группы 15 управл ющих выходов матрицы 2 управлени  коммутацией подютючены к соответствующим группам управл юЕгих входов матричного коммутатора 1.

Блок 4 пам ти содержит п п-разр д ных регистров, информационные входы которых подключены к соответствующим информационным входам 7 блока 4, входы сброса п разр дных регистров 16 подключены к соответствующим управ- л ющ1- м входам 9 блока 4, Выходы одноименных разр дов п-разр дных регистров 6 образуют соответствующ11е группы 0 выходов блока 4..

Матрица 2 управлени  коммутатдией содерзшт п. пpoгpaммиpye ыx распределителей 17 сигналов, информатднонные вход ь 18 которых подключены к соответствующим rpynnai- 11 настроечных входов матрицы 2 управлени , Инфор- мадаонные выходы 19 программируемых распределителей 7 сигналов образуют соответствующие группы 15 управл ю- 1ДИХ выходов матрицы 2 управлени  коммутацией. Входы приема 20, сброса 2 и разрешени  22 программируемых распределителей 17 сигналов образуют соответственно первую 12, вторую 13 и третью 14 группы управл ющих входов матрнирьт 2 управлени  коммутацией.

Программируемый распределитель 17 с;игналов содержит п RS-триггеров 23, п пар входных элементов И 24, 25, 11 элементов И 26 обратной св зи, п выходных элементов И 27, п входных элементов ИЛИ 28, п выходных элементов IVm 29 и элемент НЕ 30.

10

f5

31251

Первый вход первого входного элемента Н 23 i-пары  вл етс  i-м информационным входом 18 программируемого распределител  17 сигналов, а второй вход элемента И 24 подключен 5 к входу 20 приема блока 17; (i+l)-e входы выходных элементов И 27 подключены к входу элемента НЕ 30 и к входу 22 разрешени  блока 17. Выход i-ro выходного элемента И 27  вл етс  i-M информационным выходом 19 блока 17. Второй вход i-ro входного элемента ИЛИ 28 подключен к входу сброса 21 программируемого распределитеп  17 сигналов.

Устройство работает спедующим образом.

Рассмотрим примеры вьтолнени  двух режимов: режима централизованной настройки и режима децентрали- зованной настройки.

В первом режиме дл  реализации требуемых соединений (фиг.З) в блок 4 пам ти осуществл етс  ввод матрицы смежности последовательно по строкам (словам), После ввода матрицы смежности-сигналом ПРИЕМ (ПР), сформированным блоком 3 синхронизации , производитс  запоминание сигналов запросов в RS-триггерах 23 каж- 30 дого программируемого распределител  17 сигналов, которые предварительно установлены в нулевое состо ние сигналом СБРОС (СБ) от блока 3 синхронизации,35

Программируемый распределитель 17 сигналов предназначен дл  последовательного формировани  сигналов на выходах 19 в соответствии с хран щимис  сигналами запросов в RS- 40 триггерах 23, Программируемый распределитель сигналов 17 работает таким образом, что только на одном из его выходов 19 присутствует единичный уровень потенциала, который 45 в матричном коммутаторе 1 осуществл ет соединение-информационного входа 5 с информационным выходом 6,

Формирование одного сигнала на ыходе 19 достигаетс  тем, что нуле- 50 вой уровень потенциала с ирверсного ыхода RS-триггера 23 запрещает по вление других сигналов на выходах элементов И 27. Только после сброса триггера 23 возможна выработка сиг- 55 ала на соответствующем по пор дку ыходе программируемого распределиел  17 сигналов.

0

1

5

0954

Формирование единичного уровн  потенциала на одном из выходов I9 осуществл етс  по первому разрешаю- щемз сигналу у. блока 3, а по сигналу у 2 У) выполн етс  сброс RS-триггера, Сброс RS-триггера 23 через один такт становитс  возможным благодар  наличию в цепи обратной св зи несимметричного триггера (э-пе-- менты И 26 и ИЛИ 29), который по сигналу на выходе 19 запоминает единичное значение триггера 23 и подготавливает элемент И 25 к приему сигнала у ,.выполн ющего сброс триггера 23,

Таким образом, программируемый распределитель 17 сигналов формирует распределенные во времени и в пространстве сигналы только на тех своих выходах, дл  которых имеютс  в наличии соответствующие сигналы запросов.

В рассматриваемом, программ фуемом распределителе сигналов такт времени дл  передачи информации жест ко задаетс  сигналам ; y.j.,

Нетрудно представить программируемый распределитель 17 сигналов, в котором реализуетс  плавающий такт времени дл  передачи информации, определ емый каждым i-м передат .чиком, В этом случае на фиг,2 отсутствуют элементы И 26 и ИЛИ 29, элемент ЙЁ 30, а сброс каждого триггера 23 осуществл етс  самим соответствующим передатчиком,

Таким образом, предлагаемое устройство может выполн ть как синхронный , так и аст1хронный способы обмена информацией.

Второй режим работы устройства отличаетс  от первого тем, что каждьш i-й передатчик непосредственно св зан с i-M регистром 16 блока 4 пам ти , т.е. ввод слов матрицы смежности (см, фиг.З) производитс  децентрализованно (каждый i-й передатчик в регистр 16 вводит i-e слово матриц смежности). В дальнейщем работа устройства происходит так же, как и в nepvioM режиме.

Наличие в предлагаемом коммутационном устройстве блока пам ти и св занной с ним матрицы управлени  коммутацией , построенной на программируемых распределител х сигналов, обеспечивает увеличение быстродействи  и расширение функциональных возможностей устройства.

Увеличение быстродействи  достигаетс , во-первых5 благодар  тому, что наличие програмг-гнруемых распределителей сигналов в матрице управлени  коммутащтей позвол ет опрапги- вать только те ее входы (выходы блока пам ти) , на которых имеютс  ничные уровни потен1диалов , В известном устройстве матрипа управлени  коммутацией содер жит регистры сдаи га с циркулирующим единичным разр дом , которые производ т последовательный опрос всех ее входов, имею пшх и единичные и нулевые уровни потенциалов, имеютс  непроизводительные затраты времени.

Во-вторых, в предлагаемом устройстве одновременно выполн етс  режим настройки св зей одного передатчика с несколькими приемниками (неординарна  св зь) В устройстве-лрото- типе неординарна , св зь из-за наличи  одного депифратора реагшзуетс  последовательно во времени, т,е. в г раз медленнееJгде г - число приемников , соединенных с передатчиком.

Коме того, предлагаемое коммутационное устройство обладает более широкими функ1щональньп т возможност ми по сравнению с из вестньм устройством; возможность выполнени  как синхронного, так и асинхронного способов обмена, централизованна  и (или) децентрализованна  настройка на вьтолнение желаемых соединений, паралле-пьна  настройка устройства на выполнение неординарной св зи. . В устройстве-прототипе возмо)сна лишь последовательна  децентрализованна  настройка на вьтолнение требу емых со един ений.

Claims (1)

1. Формула изобретени

   Коммутационное устройство, содержащее матричный коммутатор,, матрицу управлени  комм:утацией и блок синхронизации , причем информационные входы матричного коммутатора подключены к соответствующим информационным входам устройства, а информационные выходы матричного коммутатора  вл ютс  соответствуюащми информационными выходами устройства. группы управл ющих входов матричного коммутатора соединены с соответствующими группами управл ющих вы5

   0

   5

   0

   5

   0

   5

   ходов матрицы управлени  комт.1утацией|, входы приема, сброса и разрешени  которой подключены к соответствующим выходам соответственно первой, второй и третьей групп блока синхронизации , отлич ающе ес  тем, что, с целью увеличени  быстродействи  за счет устранени  огфосов незадействованных св зей и расширени  функциональных возможностей устройства путем обеспечени  централизованной настройки, устройство содержит блок пам ти, информационные входь которого подключены к шине настройки устройства, адресные входы- к срответствующим выходам четвертой,, группы блока синхронизации, an групп (где п число направлений, контролируемых устройством) выходов блока пам ти подключены к соответствующим группам настроечных входов матрицы управлени  коммутацией, причем матрица управлени  коммутацией содержит п програмг ируемых распределителей сигналов, информационные входы которых образуют соответствуюБ ие группы настроечных входов матрипы управлени  кoммyтaп eй информационные выходы программируемых распределителей сигналов образуют соответствующие группы управл юптих выходов матрицы управлени  коммутапдей, а входы приема , сброса и разрешени  прог рамми- распределителей сигналов об- разуют соответственно вхо,пы приема, сброса и разрешени  матрнць управлени  ком1-1утацией и каждый программируемый распределитель сигналов содер- 7-сит п триггеров, п пар входных элементов И, п элементов И обратной св зи, п выходных элементов И, п входных элементов ИЛИ, п выходных элементов ИЛИ и элемент НЕ, причем вход установки i-ro тригтера (i 1. ,,, п)подключен к выходу перйо- го входного элемента И i-пары, первый вход которого  вл етс  ин- формагщонным входом программируемого распределител  сг гналов, а второй вход  вл етс  входом приема ,програм- чаруемого распределител  сигнапов, пр мой выход i-ro триггера подключен к первому входу элемента И обратной св зи и к первому входу i-ro выходного элемента И, входы с 2--го по i-й которого подклюггены соответственно к инверсньм выходам с 1-го

   до (i-l)-ro триггеров, (i+l)e входы выходных элементов И подключены к входу элемента НЕ и входу разрешени  прогр.аммируемого распределител  сигналов, выход i-ro выходного элемента И  вл етс  i-м информациоттным выходом программируемого распределител  сигналов и подключен к первому входз i-ro выходного элемента ИЛИ выход которого подключен к второму входу i-ro элемента И обратной св зи, выход которого подключен к

   2510958

   второму входз i-ro выходного элемента И.ГШ и первому входу второго входного элемента И 1-й пары, второй вход которого подкпючен к выходу 5 элемента НЕ, а выход второго входного элемента И i-й пары соединен с пер- ВЫ1-. входом i-ro входного элемента ИЛИ, второй вход которот о подключен к входу сброса программируемо 0 го распределител  си1 налов, а выход-к входу сброса i-го триггера .

   Ь20

   й

   V/.

   Ipue.Z

   /7/ /TS

   Фив.Ъ

   П,