SU1249707A1 - Декодирующее устройство - Google Patents

Декодирующее устройство Download PDF

Info

Publication number
SU1249707A1
SU1249707A1 SU853837204A SU3837204A SU1249707A1 SU 1249707 A1 SU1249707 A1 SU 1249707A1 SU 853837204 A SU853837204 A SU 853837204A SU 3837204 A SU3837204 A SU 3837204A SU 1249707 A1 SU1249707 A1 SU 1249707A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
decoder
elements
inputs
combined
Prior art date
Application number
SU853837204A
Other languages
English (en)
Inventor
Александр Иванович Дралин
Наталья Александровна Череватова
Владимир Иванович Михайлов
Александр Михайлович Дудкин
Геннадий Михайлович Архипов
Владимир Евгеньевич Целин
Original Assignee
Предприятие П/Я В-2867
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2867 filed Critical Предприятие П/Я В-2867
Priority to SU853837204A priority Critical patent/SU1249707A1/ru
Application granted granted Critical
Publication of SU1249707A1 publication Critical patent/SU1249707A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Изобретение используетс  в системах вычислительной техники, где примен етс  запись информации на магнитный носитель, и позвол ет расширить функциональные возможности путем обеспе чени  декодировани  сигналов, записанных в коде 2/7. Декодирующее устройство содержит четыре элемента пам ти, злемент НЕ, четыре элемента ИЛИ и четыре дешифратора. Введение п того элемента ИЛИ и п того дешифратора и соответствзтощее выполнение дешифраторов обеспечивают декодирование сигнала, записанного в коде 2/7 (код с ограниченной длиной пробела ) , с задержкой на три такта , 5 з.п. ф - лы , 3 ил., 3 табл. to 4

Description

1
Изобретение относитс  к вычислительной технике и может быть приме- нено, например, в системах с записью информации на магнитиьй носитель.
Цель изобретени  - расширение функ-5 циональных возможностей .путем обеспечени  декодировани  сигналов в коде 2/7.
На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 - схемы дешифраторов с первого по п тый; на фиг. 3 - временные диаграммы работы устройства.
Декодирующее устройство (фиг. 1) содержит элементы 1-А пам ти с пер- .вого по четвертый, элемент НЕ 5, элементы ИЛИ 6-10 с первого по п 12497072
ч.
тый И дешифраторы 11-15 с первого по п тый. Выходы каждого из дешифраторов 11-15 соединены с входами соответствующего из элементов ИЛИ 6-10, выход каждого из элементов ИЛИ 6-9 с первого по четвертый подключен к информационному входу соответствующего из элементов 1-4 пам ти. Входы синхронизации и обнулени  всех элементов 1-4 соответственно объединены и подключены к тактовому и установочному входам 16 и 17 устройства. Пр мой и инверсный выходы каждого из элементов 1-4 пам ти, а также вход и выход элемента НЕ 5 соединены с входами дешифраторов 11-15, указанными в табл. . I, Т а б л и ц а 1
10
15
формационным входом 18 устройства, выход п того элемента ИЛИ 10  вл етс  выходом 19 устройства. Элементы 1-4 пам ти могут быть выполнены на D-триггерах.
Каждьй из дешифраторов 11-15 представл ет собой набор элементов И, выходы которых  вл ютс  выходами этого дешифратора. Входы элементов . И в каждом дешифраторе соединены с его входами в соответствии с кодом 2/7, в котором записан входной сигнал. Предназначенный дл  записи на магнитном носителе код 2/7 обладает максимальной информативностью 3 бита на один намагниченности и имеет подр д минимум два и максимум семь нулевых бит между единичными битами. При этом таблица истинности дл  декодирующего устройства ; имеет вид, приведенный в ,табл. 2.
Кодированна  инфор- 40 маци  на входе
45
50
55
В соответствии с ры 11-15 содержат со
Декодированна  информаци  на выходе
В соответствии с этим дешифраторы 11-15 содержат соответственно
3
четыре элемента И 20-23, п ть эле- ментов И 24-28, три элемента И 29- 31, п ть элементов И 32-36 и два элемента И 37 и 38 (фиг. 2 а-д).
Декодирзгющее устройство работает следующим образом.
Перед началом работы все элементы 1-4 пам ти устанавл аютс  в нулевое состо ние сигналом с установочного входа 17. Кодированна  информаци  (фиг. За) поступает на информационный вход 18 устройства синхросигналы (фиг. Зб) - на его тактовый вход. Сигналы с пр мых выходов элементов 1-4 (фиг. 3 в-.е) и соответствующие им инверсные сигналы с инверсных выходов элементов 1-4 параллельно поступают на соответствующие входы дешифраторов 11-15 Перечень сигналов на выходах элементов И 20-38 и элементов ШШ 6-10 (в обозначени х фиг. 3) соответствие этих сигналов сигналам на входах указанных элементов в тех же обозначени х (даны в табл. 3.)
Продолжение табл.3
10
f5
20
25
Единичные сигналы с элементов ИЛИ 6-9 (фиг. Зл,с,х,ы) устанавливают соответствуницие элементы 1-4 пам ти в единичное состо ние , если они перед этим были в нулевом состо нии, или подтверждают единичное состо ние элементов 1-4, если их предыдущее состо ние также было единичным. Выходной сигнал элемента ИЛИ 10 (фиг. З ) представл ет собой декодированный сигнал, который дл  достижени  однозначности декодировани  задерживаетс  на три такта относительно кодированного Ьигнала на входе устройства.
Формула и
зобретени 

Claims (6)

  1. I. Декодирз ющее устройство, содержащее элементы пам ти с первого по четвертьй, дешифраторы с первого по четвертый, элементы ИЛИ с первого по четвертый и элемент НЕ, инверсный выход первого элемента пам ти соединен с первыми входами всех дешифраторов , пр мой выход первого элемента пам ти и инверсный и пр мой выходы второго элемента пам ти соединены соответственно с вторыми, третьими и четвертыми входами второго , третьего и четвертого дешифраторов , инверсный выход третьего элемента пам ти соединен с п тыми
    входами третьего и четвертого дешифраторов , пр мой выход третьего элемента пам ти подключен к шестому входу четвертого дешифратора, выход элемента НЕ соединен с вторым вхо- дом первого и п тым входом второго дешифраторов, вход элемента НЕ объединен с шестым входом второго и седьмым входом четвертого дешифраторов , выходы каждого дешифратора подключены к входам соответствующего элемента ИЛИ, выход которого соединен с информационным входом соответствующего элемента пам ти, входы синхронизации и обнулени  всех элементов пам ти соответственно объединены и подключены к тактовому и установочному входам устройства, отличающеес  тем, что, с целью расширени  функциональных возможностей путем обеспечени  Декодировани  сигналов в коде 211 ъ него введены п тый элемент ИЛИ и п тый дешифратор, выходы которого .подключены к входам п того элемента ИЛИ, выход которого  вл етс  выходом устройства, первый, второй и третий входы п того дешифратора объединены соответственно с первыми, третьими и четвертыми входами остальных дешифраторов, четвертый вход п того дешифратора объединен с п тым входом первого, седьмьм входом второго и шестым входом четвертого дешифраторов, п тый вход п того дешифратора , объединен с шестыми входами первого и третьего, восьмым входом второго и седьмым входом четвертого дешифраторов, шестой вход п того дешифратора объединен с дев тым входом второго и седьмым входом третьего дешифраторов и подключен к пр мому выходу четвертого элемента пам ти , седьмой вход п того дешифратора соединен с выходом элемента НЕ, вход которого  вл етс  информационным входом устройства, седьмой вход первого и дес тьй вход второго раторов объединены с п тым входом третьего дешифратора, восьмой вход первого дешифратора объединен с вто рым входом второго дешифратора.
  2. 2. Устройство по п. 1, о т л и - .чающеес  тем, что первый дешифратор выполнен на четьфех элементах И, выходы которых  вл ютс  выхо- дани первого дешифратора, первые входы первого и второго элементов И Объединены и подключены к первому
    входу первого дешифратора, первьй вход третьего и второй вход второго ; элементов И объединены и подключены к второму входу первого дешифратора, третий вход которого и первьй вход четвертого элементов И объединень и подключены-к третьему входу первого дешифратора, йторые входы первого и третьего элементов Я объединены и подключены к четвертому входу первого дешифратора, третий вход первого и второй вход четвертого элементов И объединены и подключены к п тому входу первого дешифратора, четвертый вход второго и третий вход третьего элементов И объединены и подключены к шестому входу первого дешифратора , п тьй вход второго и четвертый вход третьего элементов И объединены и подключены к седьмому входу первого дешифратора, п тьй вход третьего и третий вход четвертого элементов И объединены и подключены к восьмому входу первого дешифратора.
  3. 3. Устройство по п. 1, отличающеес  тем, что второй дешифратор выполнен на п ти элементах И, выходы которых  вл ютс  выходами второго дешифратора, первые входы первого и второго элементов И объединены и подключены к первому входу второго дешифратора, первые входы третьего и.четвертого элементов И объединены и подключены к второму входу второго дешифратора, второй вход третьего и первьй вход п того элементов И объединены и подключены к третьему входу второго дешифратора , вторые входы первого, второго и четвертого элементов И объединены и подключены к четвертому входу второго дешифратора, третьи входы второго и третьего элементов И объединены и подключены к п тому входу второго дешифратора, третий вход первого элемента И  вл етс  шестым входом второго дешифратора, четвертые входы первого и второго элементов И объединены и подключены к седьмому входу второго дешифратора, п тьй вход второго и четвертьй вход третьего элементов И объединены и подключены к восьмому входу второго дешифратора , п тый вход первого, третий вход четвертого и второй вход п того элементов И объединены и подключены к дев тому входу второго дешифратора, ,п тый вход третьего и третий вход п того элементов И объединены и
    подключены к дес тому входу- второго дешифратора.
  4. 4. Устройство по п. 1,отличающеес  тем, что третий дешифратор выполнен на трех элемен- тах И, выходы кото1)ых  вл ютс  выходами третьего дешифратора, первые входы первого и второго элементов И  вл ютс  соответственно первым и вто рым-входами третьего дешифратора, второй вход первого и первый вход третьего элементов И объединены и подключены к третьему входу третьего дешифратора, второй вход второго элемента И  вл етс  четвертым входом третьего дешифратора, третий вход первого и второй вход третьего элементов И объединены и подключень к п тому входу третьего дешифратора, третьи входы второго и третьего эле- ментов И объединены и подключены к шестому входу третьего дешифратора, четвертый вход первого элемента И  вл етс  седьм 1М входом третьего дешифратора .
  5. 5, Устройство по п. 1, отличающеес  тем, что четвертьй дешифратор вьшолнен на п ти элементах И, выходы которых  вл ютс  выходами четверто1 о дешифратора, первые входы первого и второго элементов И объединены и подключены к первому входу четвертого дешифратора, первые входы третьего, четвертого и п того
    элементов И объединены и подключены к второму входу четвертого дешифра-. тора, вторые входы первого, четвертого и п того элементов И объединены и подключены к третьему входу четвертого дешифратора, вторые входы второго и третьего элементов И объединены и подключены к четвертому входу четвертого дешифратора, третьи входы третьего и п того элементов И объединены и подключены к п тому входу четвертого дешифратора, третьи входы первого, второго и четвертого элементов И объединены и подключены к шестому входу четвертого дешифратора , четвертый и п тый входы п того элемента И  вл ютс  соответственно седьмь1М и восьмым входами четвертого дешифратора, четвертые входы второго и четвертого элементов И объединены и подключены к дев тому  ходу четвертого дешифратора.
  6. 6. Устройство по п. I, отличающеес  тем, что п тый дешифратор выполнен на двух.элементах И, выходы которых  вл ютс  выходами п того дешифратора, входы с первого по четвертый первого элемента И и входы с первого по третий второго элемента И  вл ютс  соответственно перЙ1г.м, третьим, п тым, седьмым , вторым., четвертым и  естым входами п того дешифратора.
    I
    «L J/ - j i, --J
    Ф A т f
    Фиг. 3
    Составитель О. Ревинский Редактор Н. Бобкова Техред В. Кадар Корректор М. Демчик
    Заказ 4339/59 Тираж 816Подписное
    ВШШПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
SU853837204A 1985-01-02 1985-01-02 Декодирующее устройство SU1249707A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853837204A SU1249707A1 (ru) 1985-01-02 1985-01-02 Декодирующее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853837204A SU1249707A1 (ru) 1985-01-02 1985-01-02 Декодирующее устройство

Publications (1)

Publication Number Publication Date
SU1249707A1 true SU1249707A1 (ru) 1986-08-07

Family

ID=21156088

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853837204A SU1249707A1 (ru) 1985-01-02 1985-01-02 Декодирующее устройство

Country Status (1)

Country Link
SU (1) SU1249707A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
За вка GB № 1440280, кл. Н 03 К 13/00, 23.06.76. Патент US 4115768, кл. Н 03 К 13/24, 19.09.78. За вка EP Р 0031638, кл. Н 13/258, 08.07.81. ,(54) ДЕКОДИРУМЦЕЕ УСТРОЙСТВО *

Similar Documents

Publication Publication Date Title
GB1345488A (en) Memory system
GB1380167A (en) Code converters
SU1249707A1 (ru) Декодирующее устройство
GB1190099A (en) Improvements in or relating to Pulse Transmission Apparatus
JPH033419B2 (ru)
US4387294A (en) Shift register-latch circuit driven by clocks with half cycle phase deviation and usable with a serial alu
US4951049A (en) Self clocking binary information encoder
JP2577894B2 (ja) 擬似ランダム雑音符号発生回路
CA1129101A (en) Decoder having a true and a complement output
US4868511A (en) Digital sequencing circuit
RU1802420C (ru) Демодул тор сигналов относительной фазовой манипул ции
ES318469A1 (es) Un procedimiento utilizado en transmisiën de datos para elaborar un cëdigo definitivo
JPS61190758A (ja) チヤネルビツト系列をデ−タビツト系列に復号する方法及び復号装置
SU826562A1 (ru) Многоканальный преобразователь кода во временной. интервал
JPS5514730A (en) Code transmission system
JP2670328B2 (ja) 信号変換回路
SU1332560A2 (ru) Устройство статистического кодировани и декодировани факсимильных сигналов
SU1325707A1 (ru) Преобразователь кода
SU424133A1 (ru) Пересчетная схема
JPS57168582A (en) Data decoder
SU1198757A1 (ru) Устройство кодирования информации для магнитной записи
SU1259493A1 (ru) Устройство кодировани
SU1332562A1 (ru) Устройство формировани сигнала отсчета дл дифференциального кодера изображений
SU873272A1 (ru) Устройство дл управлени нат жением магнитной ленты
SU1325454A1 (ru) Многоканальное устройство дл сдвига во времени совпадающих импульсов