SU1239856A1 - Logic module - Google Patents

Logic module Download PDF

Info

Publication number
SU1239856A1
SU1239856A1 SU843724428A SU3724428A SU1239856A1 SU 1239856 A1 SU1239856 A1 SU 1239856A1 SU 843724428 A SU843724428 A SU 843724428A SU 3724428 A SU3724428 A SU 3724428A SU 1239856 A1 SU1239856 A1 SU 1239856A1
Authority
SU
USSR - Soviet Union
Prior art keywords
module
output
inputs
input
matching unit
Prior art date
Application number
SU843724428A
Other languages
Russian (ru)
Inventor
Александр Владимирович Бойков
Original Assignee
Киевское Производственное Объединение "Киевтрактородеталь"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевское Производственное Объединение "Киевтрактородеталь" filed Critical Киевское Производственное Объединение "Киевтрактородеталь"
Priority to SU843724428A priority Critical patent/SU1239856A1/en
Application granted granted Critical
Publication of SU1239856A1 publication Critical patent/SU1239856A1/en

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к области автоматики и может быть использовано дл  построени  устройств управлени  дискретных автоматов. Логический модуль содержит информационные и управл ющие входы, элементы ИДИ, НЕ, задержки, индикации и блок согласовани . Модуль работает в двух режимах: Автомат и Наладка. В режиме Автомат управл ющие входы отключаютс  от элементов.модул . Тогда значение сигнала на выходе модул  определ етс  значени ми сигналов, поступающих от внешних датчиков на информационные входы модул . В режиме Наладка управл ющие входы модул  с помощью микровыключателей подключаютс  к входам блока согласовани . Тогда подачей соответствующих сигналов на управл ющие входы модул  можно задавать различные значени  сигналов на выходе модул  независимо от сигналов на информационных входах модул . Элемент задержки позвол ет реализовать задержку на включение или выключение управл емого исполнительного автомата. Подключение выхода модул  к одному из информационных входов обеспечивает вьтолнение функции Пам ть. 1 з.п. ф-лы, 2 ил. (Л СThe invention relates to the field of automation and can be used to build control devices for discrete automata. The logic module contains information and control inputs, elements of IDN, NOT, delays, indications and a matching unit. The module works in two modes: Automatic and Adjustment. In Automatic mode, the control inputs are disconnected from the elements of the module. Then the value of the signal at the output of the module is determined by the values of the signals from external sensors to the information inputs of the module. In the Setup mode, the control inputs of the module are connected via microswitches to the inputs of the matching unit. Then, by supplying the corresponding signals to the control inputs of the module, you can set different values of the signals at the output of the module regardless of the signals at the information inputs of the module. The delay element allows the implementation of a delay in the switching on or off of the controlled executive circuit breaker. Connecting the output of the module to one of the information inputs provides the memory function. 1 hp f-ly, 2 ill. (Ls

Description

Изобретение относитс  к автоматике и может быть использовано дл  построени  устройств управлени  дискретных автоматов.The invention relates to automation and can be used to build control devices for discrete automata.

Цель изобретени  - расширение области применени  за счет реализации двух режимов работы - Автомат и Наладка.The purpose of the invention is to expand the scope of application through the implementation of two modes of operation - Automatic and Adjustment.

На фиг.1 представлена функциональна  схема логического модул ; на фиг.2 - принципиальна  схема возможной реализации блока согласовани  Figure 1 presents the functional diagram of the logic module; 2 is a schematic diagram of a possible implementation of a matching unit.

Модуль содержит группы информационных входов и 2,информационный вход 3, управл ющие входы 4 и 5, блок 6 согласовани , элементы ИЛИ 7-9, элемент 10 задержки, элемент НЕ 11, элемент 12 индикации, выход 13.The module contains groups of information inputs and 2, information input 3, control inputs 4 and 5, matching unit 6, elements OR 7-9, delay element 10, NOT element 11, display element 12, output 13.

Блок 6 согласовани  содержит диод I i, резистор 15 и микровыклго- чатель 16.The matching unit 6 comprises a diode I i, a resistor 15 and a microswitch 16.

Логический модуль работает в двух режимах - Автомат и Наладка.The logic module operates in two modes - Automatic and Adjustment.

В режиме Автомат управл юпще входы 4 и 5 модул  с помощью внешних кнопок управлени  отключаютс  от элементов модул . При этом сигналы С выхода элемента ИЛИ 7 проход т на вход элемента ИЛИ 8. Тогда при наличии сигнала логической единицы хЬт  бы на одном входе элементов ИЛИ 7-9 на выходе 13 модул  будет сигнал логического нул , а при наличии логического нул  на всех входах элементов ИЛИ 7-9 на выходе 13 модул  будет логическа  единица. В режиме Автомат имеетс  возможность остановить цикл на требуемом такте. Дл - этого нажатием внешней кнопки управлени  на управл ющий вход 5 подаетс  логическа  единица. Тогда при любых значени х сигналов на входах элементов ИЛИ 7-9 на выходе , 13 модул  будет сигнал логического нул .In the Automatic control mode, the inputs 4 and 5 of the module are disconnected from the elements of the module using external control buttons. Signals from the output of the element OR 7 are passed to the input of the element OR 8. Then, if there is a signal of a logical unit, xBt, at one input of the elements OR 7-9 at the output 13 of the module there will be a signal of logical zero, and if there is a logical zero at all inputs of the elements OR 7-9 module output 13 will be a logical unit. In Automatic mode, it is possible to stop the cycle at the desired cycle. For this, by pressing the external control button, a control unit 5 is supplied to the control input 5. Then, for any values of the signals at the inputs of the elements OR 7-9 at the output, the 13th module will have a logical zero signal.

в режиме Наладка управл ющий вход 5 модул  отключен от схемы управлени , а на управл ющий вход 4 модул  подаетс  сигнал логической единицы. Тогда на выходе 13 модул  будет сигнал, логического нул .in the Adjustment mode, the control input 5 of the module is disconnected from the control circuit, and a logical unit signal is supplied to the control input 4 of the module. Then at the output of the 13th module there will be a signal, logical zero.

Дл  включени  исполнительного элемента на управл ющий вход 5 подаетс  сигнал логического нул , который проходит на выход блока 6 согласовани  и вызывает по вление логической единицы на выходе 13 модул . ВходыTo turn on the actuating element, control signal 5 is given a logic zero signal, which passes to the output of matching unit 6 and causes the appearance of a logical unit at output 13 of the module. Inputs

12398562 12398562

элемента ИЛИ 9  вл ютс  исключаюпш- ми. Дл  исключени  встречного включени  исполнительных элементов автомата в режиме Наладка на всеthe element OR 9 is excluded. To eliminate the counter-inclusion of the executive elements of the machine in the Setup mode for all

5 входы элемента ИЛИ 9 соответствующего модул  подаютс  сигналы логической единицы. Элементы 10 задержки используетс  дл  реализации задержки на включение или выключениеThe 5 inputs of the element OR 9 of the corresponding module are given signals of a logical unit. Delay elements 10 are used to implement an on or off delay.

10 исполнительного элемента. Если в режиме Наладка не требуетс  осуществлени  задержки сигналов, то эле - мент 10 задержки отключаетс , а выход элемента ШШ 8 соедин етс  не15tпосредственно с входом элемента НЕ10 actuator. If in the Setup mode the signals are not delayed, then the delay element 10 is turned off, and the output of the SHSh 8 element is connected directly to the input of the NOT element.

П. При этом элем€;нт 10 задержки включаетс  между выходом элемента ШШ 7 и входом блока согласовани . Дл  расширени  временных функций мо-.P. At this element; delay 10 is included between the output of the element SH7 and the input of the matching unit. To extend the temporal functions of the mo.

20 дул  путем задержки различных фронтов выходного сигнала модул  и реализации функции Пам ть можно использовать вторую логическую  чейку , аналогичную той, котора  обве25 дева пунктирной линией на фиг..Дл  реализаг1;ии функции Пам ть выход- второй  чейки соедан етс  с информационным входом 3 модул .. Тогда, если вьпюд 13 модул  соединить с одним20 was blown by delaying different fronts of the output signal of the module and implementing the Memory function, you can use a second logic cell, similar to the one that is surrounded by a dashed line in FIG .. For realization, and the Memory output function of the second cell is connected to the information input 3 module .. Then, if the 13 module is connected to one

30 из входов второй  чейки, то при кратковременной подаче логической единицы на второй /ее вход на выходе 13 мо- дул  по витс  логическа  единица и будет сохран тьс  до сброса, пам - 35 ти. Сброс осуществл етс  подачей логической единицы на любой информационный или управл ющий входы модул ,30 of the inputs of the second cell, then at short-term supply of a logical unit to the second / its input at output 13, the module is in a logical unit and will remain until reset, the memory is 35 ti. The reset is performed by applying a logical unit to any information or control inputs of the module,

Claims (2)

Формула изобретеннFormula invented 4040 4S4S , Логический модуль, содержащий. The logical module containing. элемент НЕ, выход которого соединен с выходом модул , отличаю- щ и и с   тем, что, с целью расширени  области применени  за счет реализации двух режимов работы Автомат и Наладка, в него введены элементы ИЛИ, элемент задержки, блок согласо вани  и элемент индикации, причем перва  группа информационных входов модул  соединена с входами первого элемента ИЛИ, выход которого соединен с первым входом блока согласовани , второй и третий входы которого соединены с первым и вторым 55 управл ющими входами модул  соответственно , выход блока согласовани  соединен с первым входом второго элемента ИЛИ, второй вход которогоthe NOT element, the output of which is connected to the output of the module, is also different from the fact that, in order to expand the scope of application by implementing two modes of operation, Automatic and Adjustment, the OR elements, the delay element, the matching unit and the display element are introduced into it the first group of information inputs of the module is connected to the inputs of the first OR element, the output of which is connected to the first input of the matching unit, the second and third inputs of which are connected to the first and second 55 control inputs of the module, respectively, the output of the matching It is not connected to the first input of the second element OR, the second input of which 5050 Формула изобретеннFormula invented , Логический модуль, содержащий. The logical module containing. элемент НЕ, выход которого соединен с выходом модул , отличаю- щ и и с   тем, что, с целью расширени  области применени  за счет реализации двух режимов работы Автомат и Наладка, в него введены элементы ИЛИ, элемент задержки, блок согласо вани  и элемент индикации, причем перва  группа информационных входов модул  соединена с входами первого элемента ИЛИ, выход которого соединен с первым входом блока согласовани , второй и третий входы которого соединены с первым и вторым управл ющими входами модул  соответственно , выход блока согласовани  соединен с первым входом второго элемента ИЛИ, второй вход которогоthe NOT element, the output of which is connected to the output of the module, is also different from the fact that, in order to expand the scope of application by implementing two modes of operation, Automatic and Adjustment, the OR elements, the delay element, the matching unit and the display element are introduced into it the first group of information inputs of the module is connected to the inputs of the first OR element, the output of which is connected to the first input of the matching unit, the second and third inputs of which are connected to the first and second control inputs of the module, respectively, the output of the block is matched connected to a first input of a second OR gate, whose second input соединен с информационным входом модул , вьпсод второго элемента ИЛИ соединен с входом элемента задержки и выходом третьего элемента ИЛИ, входы которого соединены с второй группой информационных входов модул , выход элемента задержки соединен с входом элемента НЕ, выход которого соединен с входом элемента индикации.connected to the information input of the module, the second element OR is connected to the input of the delay element and the output of the third OR element, whose inputs are connected to the second group of information inputs of the module, the output of the delay element is connected to the input of the HE element, the output of which is connected to the input of the display element. 2. Модуль по П.1, о т л и ч а ю- щи и с   тем, что блок согласовани  содержит диод, резистор и микровыключатель , первый вывод резистора соединен с первым входом блока согласовани  и катодом диода, анод которого соединен с первым выводом микровыключател , второй вывод которого соединен с вторым входом блока согласовани , третий вход которого соединен с вторым вьгоодом резистора и выходом блока согласовани .2. Module according to Claim 1, followed by the fact that the matching unit contains a diode, resistor and microswitch, the first output of the resistor is connected to the first input of the matching unit and the cathode of the diode, the anode of which is connected to the first output microswitch, the second output of which is connected to the second input of the matching unit, the third input of which is connected to the second end of the resistor and the output of the matching unit. f tf t tftn.1tftn.1 гз;gz; 2 if 2 if j ч fj h f тивЛш : tivlsh: Составитель А.Федоров Редактор А.Шандор Техред Н.Бонкало Корректор О. Лугова Compiled by A. Fedorov Editor A. Shandor Tehred N. Bonkalo Proofreader O. Lugova 3408/563408/56 Тираж 816ПодписноеCirculation 816 Subscription ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4Production and printing company, Uzhgorod, Projecto st., 4 QQ УHave tt
SU843724428A 1984-04-11 1984-04-11 Logic module SU1239856A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843724428A SU1239856A1 (en) 1984-04-11 1984-04-11 Logic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843724428A SU1239856A1 (en) 1984-04-11 1984-04-11 Logic module

Publications (1)

Publication Number Publication Date
SU1239856A1 true SU1239856A1 (en) 1986-06-23

Family

ID=21112757

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843724428A SU1239856A1 (en) 1984-04-11 1984-04-11 Logic module

Country Status (1)

Country Link
SU (1) SU1239856A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 959279, кл. Н 03 К 19/02, 1980. Авторское свидетельство СССР № 1045395, кл. Н 03 К 19/02, 1982. *

Similar Documents

Publication Publication Date Title
US4115706A (en) Integrated circuit having one-input terminal with selectively varying input levels
US4697140A (en) Semiconductor integrated circuit having a test circuit for testing an internal circuit
US4114190A (en) Electronic programmer having automatic program selection
JP2578465B2 (en) Pulse signal generation circuit
SU1239856A1 (en) Logic module
JPH11176197A (en) Circuit and method for controlling operation of integrated circuit memory device
US5079449A (en) Sense amplifier circuit having a power supply switching circuit
FR2181091B1 (en)
KR100204011B1 (en) Synchronous device
KR100404230B1 (en) Circuit for Controling Test Mode in Semiconductor Memory Device
US4429278A (en) Multi-function time delay relay
SU1256166A1 (en) Electronic regulator
KR810001735B1 (en) Remote control circuit of television system
SU1280449A2 (en) Programmer for writing information in semiconductor memory elements
KR100244497B1 (en) Cmos triming circuit
JPS54152930A (en) Address decoder circuit
SU1225000A1 (en) Pulse shaper for measuring frequency of periodic signal
KR0139469B1 (en) Stabilized toggle flip flop having an enable park
JPH052878A (en) Circuit for controlling reflesh
SU764110A1 (en) Debouncer for n switches
SU731607A1 (en) Device for automatic control of pick-up television tube electron beam focusing
SU1629896A1 (en) Device for generating single time intervals
SU1269239A1 (en) Versions of aperiodic pulse device
JPH09181580A (en) Delay circuit
SU376021A1 (en) Device for washing hydrotype matrixes