SU1238074A1 - Signature analyzer - Google Patents

Signature analyzer Download PDF

Info

Publication number
SU1238074A1
SU1238074A1 SU843737172A SU3737172A SU1238074A1 SU 1238074 A1 SU1238074 A1 SU 1238074A1 SU 843737172 A SU843737172 A SU 843737172A SU 3737172 A SU3737172 A SU 3737172A SU 1238074 A1 SU1238074 A1 SU 1238074A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
information
parity
shift register
inputs
Prior art date
Application number
SU843737172A
Other languages
Russian (ru)
Inventor
Валерий Павлович Гурнин
Николай Михайлович Прокофьев
Александр Петрович Смирнов
Original Assignee
Предприятие П/Я А-3706
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3706 filed Critical Предприятие П/Я А-3706
Priority to SU843737172A priority Critical patent/SU1238074A1/en
Application granted granted Critical
Publication of SU1238074A1 publication Critical patent/SU1238074A1/en

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к вычислительной технике н может быть ис- ользовано дл  контрол  и диагнос- ики цифровых устройств с двум  и трем  устойчивыми состо ни ми. Целью «зобретени   вл етс  повьшение быстродействи  анализатора. Сигнатурный анализатор содержит шифратор, формирователь временных, сигналов, блок индикации, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и формирователь сигнатур, который содержит первый и второй элементы формировани  четности и регистр сдвига . Сущность функционировани  андли- затора заключаетс  в том, что в зависимости от того, присутствует ли на его входе бинарна  информаци  или информаци  о третьем состо нии, осуществл етс  ее свертка по двум различным образующим номиналам. Полученна  комплексна  сигнатура отражает наличие и местоположение сигналов логического О, логической 1 и третьего состо ни  во .входной информационной последовательности. Фиксаци  любого из трех возможньпс состо ний входной-информационной шш}ы происходит за один период внешнего синхросигнала , что обеспечивает повышенное быстродействие. I ил. § (Л to со 00 о 4ibThe invention relates to computer technology and can be used to monitor and diagnose digital devices with two and three stable states. The purpose of the invention is to increase the speed of the analyzer. The signature analyzer contains an encoder, a time generator, signals, a display unit, an EXCLUSIVE OR element, and a signature generator, which contains the first and second parity generation elements and the shift register. The essence of the functioning of an andlizator is that, depending on whether binary information or information about the third state is present at its input, it is convolved into two different constituent denominations. The resulting complex signature reflects the presence and location of the logical O, logical 1, and third state signals of the input information sequence. Fixing of any of the three possible states of the input-information fault occurs in one period of the external clock signal, which ensures an increased speed of operation. I il. § (L to from 00 about 4ib

Description

« "

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  и диагностики цифровых устройств с двум  и трем  устойчивыми состо ни ми.The invention relates to computing and can be used to monitor and diagnose digital devices with two and three stable states.

Цель изобретени  - повьшение бысродействи  анализатора.The purpose of the invention is to increase the speed of the analyzer.

На чертеже приведена структурна  схема сигнатурного анализатора дл  частного случа  двух образующих по- линоМов шестнадцатой степениThe drawing shows a block diagram of the signature analyzer for the particular case of two generating polynomials of the sixteenth degree

. Ф (x) и . Ф(х).. F (x) and. F (x).

Сигнатурный анализатор содержит шифратор 1, формирователь 2 временных сигналов, блок 3 индикации, элемент ИСКЛЮЧАЮЩЕЕ РШИ 4, формирователь 5 сигнатур, который в свою очередь содержит первый 6 и второй 7 элементы формировани  четности и регистр 8 сдвига.The signature analyzer contains an encoder 1, a shaper of 2 time signals, an indication unit 3, an EXCLUSIVE RSHI element 4, a shaper of 5 signatures, which in turn contains the first 6 and second 7 parity elements and the shift register 8.

Элементы 6 и 7 формировани  четности имеют управл ющие входы А , .при подаче на которые сигнала О их работа разрешена, при подаче сигнала 1 - запрещена. Логика работы шифратора следующа :Elements 6 and 7 of the formation of parity have control inputs A,. When they are sent to the signal O, their operation is allowed; when applying the signal 1, it is prohibited. The logic of the encoder is as follows:

Вход Выход 1 Выход 2 000Input Output 1 Output 2 000

1one

1one

О 1About 1

Группа информационных входов первого элемента 6 формировани  четнос- ги соединена с выходами четвертого, седьмого, дев того и шестнадцатого разр дов регистра 8 сдвига, что соответствует образующему полиномуThe group of information inputs of the first parity forming element 6 is connected to the outputs of the fourth, seventh, ninth and sixteenth bits of the shift register 8, which corresponds to the forming polynomial

Ф,(х).F, (x).

Группа информационных входов второго элемента 7 формировани  четности соединена с выходами третьего, четвертого, п того и шестнадцатого разр дов регистра 8 сдвига, что соответствует образующему полиномуThe group of information inputs of the second parity forming element 7 is connected to the outputs of the third, fourth, fifth, and sixteenth bits of the shift register 8, which corresponds to the polynomial

Ф(х)х - +х -М .F (x) x - + x -M.

Сигнатурный анализатор работает Следующим образом.The signature analyzer works as follows.

Информационна  последовательность поступающа  на вход шифратора 1 и состо ща  из сигнала с трем  состо ни ми , преобразуете на выходах шифратора в двухбитовую последовательность . Формирователь 2 временных сигналов по управл ющим сигналам Старт, Стоп и Синхр. формирует пачку синхроимпульсов в пределах ок380742The information sequence arriving at the input of the encoder 1, and consisting of a signal with three states, is converted at the outputs of the encoder into a two-bit sequence. Shaper 2 time signals on control signals Start, Stop and Sync. forms a stack of clock pulses within ok380742

на измерени , определ емого сигналами Старт (начало окна) и Стоп (конец окна). Входна  информационна  последовательность синхронизированаon measurements determined by Start (start of window) and Stop (end of window) signals. Input information sequence synchronized

5 управл ющим сигналом Синхр.. Если на информационном входе анализатора в данный момент присутствует сигнал О или 1, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 формируютс  сигна10 лы, разрешающие работу элемента 6 формировани  четности и запрещающие ; работу элемента 7 формировани  четности . В этом случае в младший разр д регистра 8 сдвига записываетс 5 control signal Sync. If the signal O or 1 is present at the information input of the analyzer, then the output of the EXCLUSIVE OR 4 element produces signals that enable the parity element 6 to work and prohibit it; the operation of parity element 7. In this case, the low-order bit of the 8 shift register is written

15 информаци ,  вл юща с  суммой по модулю два входной информации и информации с выходов разр дов регистра 8, определ емых первым образующим полиномом . Если же на информационном15 information modulo two input information and information from the outputs of register bits 8 defined by the first constituent polynomial. If on the information

20 входе анализатора присутствует сигнал с третьим состо нием, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 формируютс  сигналы, разрешающие работу элемента 7 формировани  четности иAt the input of the analyzer there is a signal with the third state, then at the output of the EXCLUSIVE OR 4 element, signals are generated that permit the operation of the parity element 7 and

25 запрещающие работу элемента 6 формировани  четности. В этом случае регистр 8 сдвига с обратйыми св з ми через элемент 7 формировани  четности представл ет собой генератор25 prohibiting the operation of the element 6 of the formation of parity. In this case, the shift register 8 through the parity element 7 is a generator

30 псевдослучайной последовательности с вторым образующим полино - мом.30 pseudorandom sequence with the second generator polynomial.

В процессе работы происходит по35 .следовательное переключение элемен- тов 6 и 7 формировани  четности, причем результат, накопленный в регистре 8 сдвига до момента переключени , сохран етс  и после переключени  эле40 ментов 6 и, 7 генератор псевдослучайной последовательности продолжает работу с накопленного состо ни . После прихода управл ющего сигнала Стоп в регистре 8 сдвига фиксирует45 с  комплексна  сигнатура, отражающа  наличие и местоположение сигналов О, 1 и третьего состо ни  во входной информационной последовательности . Эта сигнатура отображаетс In the course of operation, a sequential switching of elements 6 and 7 of the formation of parity occurs, and the result accumulated in shift register 8 until the moment of switching remains after switching of elements 6 and 7, the pseudo-random sequence generator continues to work from the accumulated state. After the arrival of the control signal, the Stop in the shift register 8 records 45 with a complex signature reflecting the presence and location of the signals O, 1 and the third state in the input information sequence. This signature is displayed.

50 блоком 3 индикации.50 block 3 display.

В предлагаемом анализаторе фиксаци  любого из трех возможных состо ний входной информационной шины про- 55 исходит за один период внешнего синхросигнала , что обеспечивает повышенное быстродействие по сравнению с прототипом.In the proposed analyzer, the fixation of any of the three possible states of the input information bus occurs 55 in one period of the external clock signal, which provides an increased speed in comparison with the prototype.

Claims (1)

Формула изобретени Invention Formula Сигнатурный анализатор, содержащий шифратор, вход которого  вл етс  информационным входом анализатора, формирователь временных сигналов, блок индикации, первый элемент формировани  четности и регистр сдвига, причем входы Старт, Стоп и синхронизации анализатора соединены с группой управл ющих входов формировател  временных сигналов, выход которого соединен ( синхровходом регистра сдвига, перва  и втора  группы выходов которого св заны соответственно с группой входов блока индикации и группой информационных входов первого элемента формировани  четности, выход которого соединен с информационнымA signature analyzer containing an encoder whose input is the information input of the analyzer, the time signal generator, the display unit, the first parity shaping element and the shift register, the analyzer Start, Stop and Synchronization inputs are connected to the group of control inputs of the time signal generator, the output of which is connected (the synchronous input of the shift register, the first and second groups of outputs of which are associated respectively with the group of inputs of the display unit and the group of information inputs of the first element This formation of parity, the output of which is connected to the information .. ГБGB СтартStart Стоп.Stop. а , Синхрa, sync Редактор М. ТовтинEditor M. Tovtin Заказ 3292/49Тираж 671ПодписноеOrder 3292/49 Circulation 671 Subscription ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4 5five входом регистра сдвига, отличающийс  тем, что, с целью повышени  быстродействи , он содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и второй элемент формировани  четности, группа информационных входов и выход которого соединен с третьей группой выходов и информационным входом регистра сдвига соответственно, стробирую- щие входы первого и второго элементов формировани  четности подключены соответственно к пр мому и инверсному выходам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого соединены с первым и вторым выходами шифратора, первый выход шифратора подключен к информационному входу первого элемента формировани  четности.the input of the shift register, characterized in that, in order to increase speed, it contains an EXCLUSIVE OR element and a second element of the formation of parity, a group of information inputs and an output of which is connected to the third group of outputs and the information input of the shift register, respectively, gates of the first and second the elements of the formation of parity are connected respectively to the direct and inverse outputs of the EXCLUSIVE OR element, whose inputs are connected to the first and second outputs of the encoder, the first output of the encoder By connecting the data input of the first parity generating element. 5 five Cuffxp.Cuffxp. 1Ч.5.КСоставитель С. Старчихин1H.5.Component S. Starchikhin Техред М.Ходанич Корректоров. Бут гаTehred M. Khodanich Proofreaders. But ha
SU843737172A 1984-05-04 1984-05-04 Signature analyzer SU1238074A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843737172A SU1238074A1 (en) 1984-05-04 1984-05-04 Signature analyzer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843737172A SU1238074A1 (en) 1984-05-04 1984-05-04 Signature analyzer

Publications (1)

Publication Number Publication Date
SU1238074A1 true SU1238074A1 (en) 1986-06-15

Family

ID=21117600

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843737172A SU1238074A1 (en) 1984-05-04 1984-05-04 Signature analyzer

Country Status (1)

Country Link
SU (1) SU1238074A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Chan А., Easy to use signature analyzer accurately troublesheets complex logic circuits. - Hewlett Packard I., 1977, v. 28, 9, pp. 914.. , . .. . ; Авторское свидетельство СССР j 903898, кл. G 06 F 15/46, 1980. *

Similar Documents

Publication Publication Date Title
EP0225642B1 (en) Memory test pattern generator
KR950020130A (en) Memory addressing method and apparatus
US4160154A (en) High speed multiple event timer
SU1238074A1 (en) Signature analyzer
SU1223231A1 (en) Signature analyzer
SU1226472A1 (en) Device for generating tests
RU2112313C1 (en) Device for conversion of m sequences
SU1431044A1 (en) Device for determi ning the time delay of sequences
SU1605208A1 (en) Apparatus for forming control tests
RU1791806C (en) Generator of synchronizing signals
SU1372327A2 (en) Device for forming test excitation
SU1374430A1 (en) Frequency-to-code converter
SU1589288A1 (en) Device for executing logic operations
SU1327182A1 (en) Memory having simultaneous sampling of information from several locations
SU1427370A1 (en) Signature analyser
SU1091159A1 (en) Control device
SU1354194A1 (en) Signature analyser
SU1649531A1 (en) Number searcher
SU1661801A1 (en) Extrapolator
SU1247876A1 (en) Signature analyzer
RU2093952C1 (en) Digital circuit for frequency comparison
SU1270764A1 (en) Device for determining sample median
SU1660147A1 (en) Pseudorandom sequence generator
SU752797A1 (en) Programmable code to time interval converter
SU1187246A1 (en) Device for generating pulse trains