SU1236398A1 - Устройство выделени полезного сигнала - Google Patents

Abstract

Изобретение относитс  к аппаратуре вьщелени  геофизической информации , принимаемой на фоне помех, и позвол ет расширить функциональные возможности и повысить помехоустойчивость за счет введени  спецблоков компаратора и синхронизатора. В качестве критери  дл  вьщелени  полезного сигнала используютс  признаки совпадени  знаковой функции. 2 3.п. ф-лы, 3 ил.

Description

I

Изобретение относитс  к аппаратуре выделени  геофизической информа ции, принимаемой на фоне помех,,сравнимых по амплитуде с полезным сигналом и может быть применено, например , в сейсморазведке при использова Нин слабых воздействий, возбуждаемых невзрывными источниками.

Цель Р13обретени  - расширение функциональных возможностей и повышение помехоустойчивости.

На фиг. 1 представлена блок-схема устройства выделени  полезного сигнала; на фиг. 2 - функциональна  схема компаратора; на фиг, 3 - функ циональна  схема синхронизатора.

Устройство содержит датчик 1 сигнала (например, сейсмического), усилитель 2, аналого-цифровой преобразователь 3, первый выход которого  вл етс  основньгм, а второй - знаковым., сумматор 4, запоминающее устройство 5, первый выход которого также  вл етс  основным, а второй - знаковым, сдвиговый регистр 6, компаратор 7, синхронизатор 8, тактовый генератор 9, схему И 10 и регистра-, тор П .

Компаратор 7 содержит D-триггеры 12 и 13, инверторы 14 и 15, элементы И 16-23, триггеры 24 и 25 и элементы ИЛИ 26-29.

Синхронизатор 8 содержит триггер 30, реверсивный счетчик 31 тактовых импу.пьсов, адресный счетчик 32, адресный счетчик 33 выделенного сигнала , элементы. И 34-39, инверторы 40-43 и элемент ЮТИ 44, а также элемент И 45.

Устройство выделени  полезного сигнала работает следуюпщм образом.

Производ т первое воздействие на исследуемую среду. Возбужденный сигнал принимаетс  на фоне помех датчиком 1, усиливаетс  усилителем 2 и поступает на вход аналого-цифрового преобразовател  3. С первого (основного ) выхода аналого-цифрового преобразовател  3 полный пото.к данных через сумматор 4 записываетс  в запоминающее устройство 5, содержимое которого очищено (обнулено) перед выполнеш-гем первого воздействи . Значени  знака принимаемой информации с второго (знакового) выхода аналого-цифрового преобразовател  3 записываетс  в сдвиговый регистр 6.

Затем производ т второе воздействие на исследуемую среду. Прин та 

363982

и преобразованна  в аналого-цифровом преобразователе 3 информаци  поступает на первый вход сумматора 4. При этом на второй вход сумматора 4 с

g первого (основного) выхода запоминающего устройства 5 синхронно поступает информаци , записанна  в это запоминающее устройство 5 от первого воздействи . Значени  суммарного

IQ сигнала от первого и второго воздействий с выхода сумматора 4 записываютс  в опрошенные  чейки пам ти запоминающего устройства 5. Одновременно в сдвиговый регистр б со (5 знакового выхода аналого-цифрового

преобразовател  3 записываютс  значени  знака сигнала, возбуткденного вторым )зоздействием. Таким образом, после приема второго сигнала в запоy-j минающем устройстве 5 хранитс  в цифровом виде сумма сигналов, воз- б ткденных первым и вторым воздействи ми , а в сдвиговом регистре 6 хранитс : знакова  функци  (значени  зна2/5 кового разр да) 5 сигнала, возбужденного вторым воздействием.

Рассмотрим режим (процесс) выделени  полезного сигнала с привлечением функциональных схем компаратора 7 и синхронизатора 8. В режиме выделени  на первый вход компаратора 7 поступает сигнал со знакового выхода запоминающего устройства .5. Синхронно с этим сигналом на второй вход компаратора 7 поступает сигнал с вы- хода сдвигового регистра 6. Знак + закодирован логической 1, а знак - - логическим О. Смену знака с

30

- на + назовем передним фронтом положительного сигнала (положительным фронтом), а смену с ч- на - - фронтом отрицательного (отрицательным фронтом). При по влении логической i вслед за сигналом логического О на знаковом выходе запоминающего устройства 5 вырабатываетс  импульс на выходе элемента И 16, а при по влении логического О вслед за логической импульс по вл етс  на выходе элемента И 18. / лалогично при смене на выходе сдвигового регистра 6 сигнала с - на + (т.е., при по влении логической 1 вслед за логическим О) импульс по вл етс  на выходе элемента И 17, а при смене с + на - - на выходе элемента И 19. Триггер 24 через элемент И 20 устанавливаетс  в состо ние i при совпадении положитель3

ных фронтов сигналов от первого и второго воздействий, а триггер 25 устанавливаетс  в состо ние 1 через элемент И 21 при совпадении отрицательных фронтов,

Срабатывание из триггеров 24 и 25 через -элемент ИДИ 29 и элемент И 34 приводит к по влению импульсов на выходе +1 (пр мой счет) реверсивногб счетчика 31. Одновременно с помощью цепи, состо щей из элемента И 45, инвертора 41 и элемента И 36, приостанавливаетс  поступление импульсов на вход управлени  (движением носител  информации) регистратора 11, а также на вход адресного счетчика 33 выделенного сиг- Нала. При этом через элемент И 37 продолжают поступать импульсы на сдвиговый вход сдвигового регистра 6, а также на вход адресного счетчика 32, значение которого через элемент И 39 и элемент ИЛИ 44 поступает на адресный вход -запоминающего устройства 5.

Таким образом, при совпадении положительных фронтов приостанавливаетс  счет адресного счетчика 33 выделенного сигнала, но продолжаетс  счет адресного счетчика 32.

Если далее по вл етс  совпадение отрицательных фронтов, что указывает на совпадение по фазе, по знаку и по длительности фрагментов сигналов от первого и второго воздействий , то через элементы И 21, 23 и элемент ИЛИ 28 срабатывает триггер 30. Аналогична  ситуаци  возникает , когда вначале фиксируетс  совпадение отрицательных фронтов (элеметом И 21 и триггером 25), а затем вы вл етс  совпадение положительных фронтов, при этом триггер 30 срабатывает через элементы И 20, 22 и элемент ИЛИ 28. По вление логического О на инверсном выходе триггера 30 переводит реверсивный счетчик 31 тактовых импульсов в режим обратного счета, при этом с помощью элемента И 45, инвертора 41 и элемента И 35 по вл ютс  импульсы на входе -1 этого счетчика.

Логическа  1 на пр мом выходе триггера 30 с помощью элемента И 38 и элемента ИЛИ 44 подключает к адресному входу запоминающего устройства 5 выход адресного счетчика 33 вьще- ленного сигнала. Этот счетчик сох363984

ран л значение адреса, на котором произошло совпадение положительных (или от рицательных) фронтов . С помощью инвертора 42 и элемента И 37 с блокируетс  поступление импульсов на сдвиговый вход сдвигового регистра 6 и на вход адресного счетчика 32, выход которого с помощью инвертора 43, элемента И 39 и элемента

10 ИЛИ 44 отключаетс  от адресного входа запоминающего устройства 5. Информационный выход этого устройства через схему И 10.подключаетс  к информационному входу регистратора 11,

12 на управл ющий вход которого через элемент И 36 начинают поступать уп- равл юцц е импульсы, осутдествл ющие прот жку носител  информации. Одновременно эти импульсы поступают на

Q вход адресного счетчика 33 выделенг ного сигнала, который начинает догон ть адресшл счетчик 32.

Когда реверсивный счетчик 31 тактовых импульсов досчитает в ре шме

5 обратного счета до нулевого состо ни , то с помощью элемента И 35 прекращаетс  поступление импульсов на вход -1, а с помощью инвертора 40 сбрасываетс , триггер 30. Таким обQ разом, на регистраторе 1 1 записан, фрагмент полезного сигнала,  вл ющийс  суммой таких фрагментов сигналов от двух воздействий, которые совпали по фазе, по знаку и по дли-.

тельности. б

Если после совпадени  положительных фронтов, вызвавших срабатывание триггеров 24, по вл етс  только один отрицательный фронт любого из знаковых сигналов сз ммарного или возбужденного вторым воздействием, то это приводит к сбросу триггера 24 через элемент И 26. При этом реверсивный счетчик 31 тактовых импульсов переводитс  в режим реверсивного счета. Одновременно через элемент И 36 начинают поступать I-TM- пульсы iia управл ющий вход регистратора 11, но так как триггер 30 нахо- дитс  в состо нии О, блокирующем схему И 10, то регистратор II фиксирует нулевую информацию в течение такого количества дискретов времени , которое соответствует состо нию реверсивного счетчика 31 тактов, полученному в режиме пр мого счета.

В случае, когда на знаковом выходе запоминающего устройства 5 и на

0

5

выходе сдвигового регистра 6 нет совпадений ни положительных, ни отрицательных фронтов сигналов, реверсивный счетчик 31 находитс  в состо нии О, при этом на регистраторе записываетс  нулева  информаци  синхронно с работой запоминающего устройства 5 и сдвигового регист- ра 6.

В результате опроса всех адресов запоминающего устройства 5 на регистраторе 11 фиксируетс  информаци , представл юща  собой принимаемый сигнал, из которого исключены поме- хи и выделены фрагменты, содержащие полезный сигнал с полным воспроизведением его формы, пои этом выделенный сигнал равен по величине сумме двух прин тых. Далее производ т новый цикл, состо щий из двух возбуждений и приемов сигналов. Сравнива  заре- гистррфованный результат этого цикла с результатом первого цикла, делают вывод о необходимости продол- жени  наблйдений в данной точке профил  ,

Claims (3)

1. Формула изобретени 

   . Устройство выделени  полезного сигнала, содержащее последовательно соеднненгше сейсмодатчики, усилитель и аналого-цифровой преобразователь , а также запоминающее устройство,, тактовый генератор и ре- гистратор, отличающеес  тем, что, с целью расщирени .функциональных возможностей и повышени  помехоустойчивости, в него введены компаратор, синхронизатор, схема И, сдвиговый регистр и сумматор, первы вход которого подключен к первому выходу, аналого-цифрового преобразовател , второй вход - к первому выходу запомийающего устройства, св занному с первым входом.схемы И,а выход сумматора - к информационному входу запоминающего устройства, адресный вход которого подключен к первому выходу синхронизатора, второй выхрд запоминающего устройства - к первому входу компаратора, первый- и второй выходы которого соединены соответственно с первьм и вторым . входами синхронизатора, а второй вход компаратора - с выходом сдвигового регистра/ первый вход которого подключен к второму выходу ана

   Q

   5

   0

   5

   0

   лого-цифрово го преобразовател , а второй вход - к второму выходу синхронизатора , третий вход которого соединен с выходом тактового генератора, а третий выход - с вторым входом схемы И, выход которой подключен к первому )зходу регистратора, вход ,которого присоединен к четвертому выходу синхронизатора.
2. 2.Устройство по п. I, отличающеес  тем, что компара- т ор содержит два D-триггера, два инвертора , восемь элементов И, два триггера и четыре элемента lilffl, при этом входы компаратора соединены с входами соответствующих инверторов, D-триггеров и с первыми входами соответственно первого и второго элем.ен- тов И, вторые входы которых подключены к инверсным выходам соответст- вуюшлх D-триггеров, пр мые выходы которых подключены к первым входам соответственно третьего и четвертого элементов И, вторые входы которых соединены с выходами соответственно первого и второго инверторов, выход первого элемента И подключен к первым входам первого элемента ИЛИ и п того элемента И, вторые входы которых соединены с выходом второго элемента И, выход третьего элемента И подключен к первым входам второго элемента ИЖ и шестого элемента И, вторые входы которых соединены с выходом четвертого элемента И, выходы п того и шестого элементов И подключены к первым входам соответственно седьмого и восьмого элементов И и к пр мым входам соответствующих р-триг- Геров, обратные входы которых подключены к выходам соответственно первого и второго элементов ИЛИ, пр мые выходы D-триггеров подключены к входам третьего элемента 1-ШИ и к вторым входам соответственно седьмого и восьмого элементов И, выходы которьпс подключены к входам четвертого элемента ИЛИ, выход третьего элемента

   ИЛИ соединен с первым выходом компаратора ., а выход четвертого элемента ИЛИ соединен с вторым выходом компаратора ,,
3. 3.Устройство по пп. I и 2, о т - л и ч а ю щ е е с   тем, что синхронизатор содержит триггер, реверсивный счетчик тактовых импульсов, адресный счетчик, адресный счетчик выделенного сигнала, семь элементов И

   четыре инвертора и элемент ИЛИ, при этом первый вход синхронизатора соединен с первыми входами первого и второго элементов И, вторые входы которых подключены к инверсному выходу триггера, пр мой вход которого соединен с вторым входом синхронизатора , третий вход синхронизатора соединен с первыми входами третьего, четвертого и п того элементов И и третьим входом первого элемента И, -выход которого подключен к пр мому входу реверсивного счетчика тактовых импульсов, выход которого подключен к второму входу третьего элемента И и к входу первого инвертора, выход которого подключен к обратному входу триггера, пр мой выход ко- .торого подключен к первому входу шестого элемента И и к входу второго инвертора, выход которого подключен к первому входу седьмого элемента И, выход второго элемента И подключен к входу третьего инвертора, выход которого подключен к первому входу четвертого элемента И и третьему входу третьего элемента И, выход которого подключен к реверсивному входу реверсивного счетчика тактовых импульсов и входу четвертого инвертора , выход которого подключен к первому входу п того элемента И, выход которого подключен к входу адресg ного счетчика, выход которого подключен к второму входу седьмого элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход которого подключен к выходу ше5 стого элемента И, второй вход которого подключен к выходу адресного счетчика, вход которого подключен к выходу четвертого элемента И, выход элемента ИЛИ соединен с первым

   0 выходом компаратора, пр мой выход триггера соединен с вторым выходом компаратора, выход четвертого и п того элементов И соединены соответственно с третьим и чет 5 вертым выходами компарато - ра.

   фид.1

   Составитель Д.Заргар н Редактор Н.Тупица Техред М.Моргентал Корректор 0.Лугова 

   Заказ 3086/48 Тираж 728Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул..Проектна ,4