SU1228205A1 - Device for controlling transistor inverter - Google Patents
Device for controlling transistor inverter Download PDFInfo
- Publication number
- SU1228205A1 SU1228205A1 SU843754727A SU3754727A SU1228205A1 SU 1228205 A1 SU1228205 A1 SU 1228205A1 SU 843754727 A SU843754727 A SU 843754727A SU 3754727 A SU3754727 A SU 3754727A SU 1228205 A1 SU1228205 A1 SU 1228205A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- outputs
- control
- inputs
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Изобретение позвол ет расширить диапазон регулировани устройства дл управлени транзисторным инвертором. Устройство содержит последовательно соединенные формирователь 6 временных интервалов, счетчик 7 и логический блок 8. Выходы блока 8 подключены к управл ющим входам ключей 1, 2, 3, 4 инвертора, а также к входам управл емых делителей 9 и 10. Выход делител 9 через интегратор 1 1 соединен с / 5-триггером, выход которого соединен с установочным входом ключа 13 сброса интегратора 11 и с входом блока 8. Возможность одновременного изменени коэффициентов делени делителей 9 и 10 позвол ет сформировать большее количество импульсов, среднее за интервал модул ции значение которых пропорционально среднему за это врем значению синусоидального напр жени , т. е. улучпшть качество выходного напр жени и при посто нном количестве импульсов в интервале расширить диапазон его регулировани . 2 ил. (Л 1чЭ ND 00 to о елThe invention extends the control range of a device for controlling a transistor inverter. The device contains serially connected shaper 6 time intervals, counter 7 and logic unit 8. The outputs of block 8 are connected to control inputs of switches 1, 2, 3, 4 of the inverter, as well as to the inputs of controlled dividers 9 and 10. Output of divider 9 through integrator 1 1 is connected to a / 5 flip-flop, the output of which is connected to the reset key input 13 of the integrator 11 and the block 8 input. The possibility of simultaneously changing the division factors of dividers 9 and 10 allows you to generate a larger number of pulses, the average over the interval m deductions are proportional to the mean value of the sinusoidal voltage during this time, i.e., the quality of the output voltage improves and, with a constant number of pulses in the interval, expand the range of its regulation. 2 Il. (L 1CHE ND 00 to about ate
Description
Изобретение относитс к электротехнике, а именно к преобразовател м юето нно- го напр жени в переменное, и может быть использовано в электроггриводе, дл питани устройства автоматики и телемеханики.The invention relates to electrical engineering, namely, converters of this voltage to alternating voltage, and can be used in an electric drive, for powering an automation and telemechanic device.
Целью изобретени вл етс расширение диапазона регулировани выход,ного нанр - жени преобразовател .The aim of the invention is to expand the range of regulation of the output voltage of the converter.
Ма фиг. 1 представлена схема устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу.Ma FIG. 1 shows a diagram of the device; in fig. 2 - time diagrams that show his work.
Инвертор может быть выполнен, например , но мостовой схеме на диодно-тран- зисторных ключах, t-4, одна, диагональ которого подключена к источнику входногч) напр жении, а друга - к нагрузке 5. Устройство дл управлени инвертором содержит последовательно соединенные формирователь 6 временных интервалов, счетчик 7 и логический блок 8, четыре выхода которого подключены к управл ющих входам ключей 1 4 инвертора, управл емые делители 9 и 10 напр жений, входы которых подключены к выходу блока 8. Выход управл емого делител 9 через интегратор 11 подключен к входу норового блока 12 с / 5-триггером, выход которого соединен с ус- таноБОчны.м входо.м ключа 13 сброса интег - ратора И и с входом блока 8.The inverter can be performed, for example, but the bridge circuit on diode-transistor switches, t-4, one, the diagonal of which is connected to the input source, and the other to the load 5. The device for controlling the inverter contains a series-connected driver 6 time intervals, counter 7 and logic block 8, four outputs of which are connected to the control inputs of switches 1 4 of the inverter, controlled dividers 9 and 10 voltages, the inputs of which are connected to the output of block 8. The output of the controlled divider 9 through the integrator 11 connect It is controlled to the input of the well block 12 with a / 5 flip-flop, the output of which is connected to the installed TR input m of the reset key 13 of the integrator I and to the input of the block 8.
К источнику 14 управл ющего напр жени подключен второй вход блока 12 и управл емый де штель 10, выход которого подключен к интегратору 15. Выход формировател 16 соединен с / -входом триггера блока 12.The source 14 of the control voltage is connected to the second input of the unit 12 and controlled by the plug 10, the output of which is connected to the integrator 15. The output of the imager 16 is connected to the / - trigger input of the block 12.
В качестве порогового элемента блока 12 может быть использован, например, однопе- реходный транзистор. Формирователь 6 может быть выполнен, например, на основе интегратора 15 и порогового элемента 16, вход которого подключен к установочному входу интегратора 15.For example, a single-junction transistor can be used as a threshold element of block 12. The imager 6 can be performed, for example, on the basis of the integrator 15 and the threshold element 16, the input of which is connected to the installation input of the integrator 15.
Устройство работает следующим образом.The device works as follows.
С выхода делител 10 на вход интегратора 15 формировател 6 поступает на- нр же1П1еFrom the output of the divider 10 to the input of the integrator 15 of the former 6 enters the same1P1e
и т,(1)and t, (1)
где т --- коэффициент делени делител 10;where m is the division factor of the divider 10;
(Уу - - напр жение па зыходе источника 14. При этом на выходе интегратора 15 формируетс напр жение (фиг. 2).(Voo - - voltage across the output of source 14. At the same time, a voltage is formed at the output of the integrator 15 (Fig. 2).
Когда это напр жение достигает значени порога срабатывани порогового элемента 16, на выходе порогового элемента 16, т. е. на выходе формировател 6, формируетс импу;1ье (Уе, устанавливающий интегратор 15 в исходное состо ние, после чего процесс повтор етс .When this voltage reaches the threshold value of the threshold element 16, the output of the threshold element 16, i.e., the output of the driver 6, is formed by an imp; 1e (Ye, the integrator 15 returns to its original state, after which the process is repeated.
Импульсы Uf, поступают на вход счетчика 7 и / -вход / 5-триггера блока 12.The pulses Uf, are fed to the input of the counter 7 and / -input / 5-flip-flop of block 12.
В начале каждого интервала на выходе / 5-триггера формируетс импульс , за- крывающ,ий ключ 13 интегратора 11. При этом на выходе интегратора 11 вырабатываетс напр жение (Уц (интегрируетс О э).At the beginning of each interval at the output of the 5-flip-flop, a pulse is formed, covering the key 13 of the integrator 11. At the same time, the output of the integrator 11 produces a voltage (Yc (integrated Oe).
00
5five
00
00
5five
00
5five
Напр ж:ение U поступает на вход порогового блока 12, имеющего порог срабатывани , пропорциональный U-,.The voltage: U is fed to the input of the threshold unit 12, which has a response threshold proportional to U- ,.
Когда напр жение на входе порогового блока 12 достигает значени панр же- ни его порога срабатывани , на входе од- нопереходного транзистора блока 12 формируетс импульс, поступающий на 5-вход триггера блока 12, в результате чего на его выходе вырабатываетс напр жение (У|9, открывающее ключ 13. При этом ключ 13 шунтирует конденсатор интегратора 11 и вход порогового элемента блока 12 до окончани текущего интервала модул ции Г«.When the voltage at the input of the threshold unit 12 reaches the pane value of its trigger threshold, a pulse is generated at the input of the single junction transistor of the unit 12, which arrives at the 5th input of the trigger of the unit 12, as a result of which a voltage is generated at its output (Y | 9, which opens the key 13. In this case, the key 13 shunts the capacitor of the integrator 11 and the input of the threshold element of the block 12 until the end of the current modulation interval Γ ".
С приходом с фор.мировател 6 следующего импульса процесс повтор етс . При этом на выходе старшего разр да счетчика 7 формируютс и.мпу;1ьсы длительностью Гн/2, поступающие на входы элементов И - ИЛИ-НЕ блока 8 и на его выходы. На перво.м из подсоединенных к ключам 1-4 выходов блока 8 формируетс напр жение , повтор ющеес напр жение Q на выходе счетчика , а на втором выходе - - напр жение U i, инверсное U. На выходах блока 8, управл ющих ключами 3 и 4, формируютс импульсы из и U V . Таки.м образом, нагрузка 5 (фиг. 2) в течение времени /н оказываетс подключенной через ключи силового каскада к источнику входного напр жени , а в течение времени (Гм - /) - закороченной ключами силового каскада. При посто нных Uy, Uf и при из.менении во врем коэффициентов делени т делител 10 и т-2 делител 9.путем подключени разных резисторов второго плеча с по.мощью дешифратора блока 8 так, чтобы их отношение измен лось по синусоидальному закону , среднее за период модул ции значение импульсов выходного напр жени пропорционально среднему за это же врем значению синусоидального напр жени . Возможность одновре.менного изменени коэффициентов т и т2, а следовательио, длительностей TV и /и позвол ет получить за TV .минимальное значение импульсного нанр же- ни за счет одновре.менного уменыиени /ц и увеличени 7м, а максимальное - за счет одновременного увеличени H и у.мень- шени 7м, и сформировать больщее количество импульсов, среднее за интервал .модул ции Т значение которых пропорционально среднему за это врем значению синусоидального напр жени , т. е. улучшить качество выходного нап) жени при посто нном количестве импульсов в интервале и расширить диапазон его регулировани .With the arrival of the next pulse from the throttler 6, the process is repeated. In this case, at the output of the most significant bit of the counter 7, the IMP; 1s of duration H / 2 is formed, arriving at the inputs of the AND-OR elements of block 8 and at its outputs. On the primary unit, 1 to 4 outputs of block 8 are connected, a voltage is generated, the voltage Q repeats at the output of the meter, and the second output is voltage U i, inverse U. At the outputs of block 8 that controls the keys 3 and 4, pulses from and UV are formed. Thus, the load 5 (Fig. 2) for a time / n is connected through the power stage keys to the input voltage source, and during the time (Hm - /) - shorted with the power stage keys. With constant Uy, Uf and when changing during the division factors t divider 10 and t-2 divider 9. by connecting different resistors of the second arm with the help of the decoder unit 8 so that their ratio changes sinusoidally, the average During the modulation period, the value of the output voltage pulses is proportional to the mean value of the sinusoidal voltage during this time. The possibility of simultaneously changing the coefficients m and m2, and, consequently, the durations of TV and / and allows you to get the minimum value of the impulse pattern for TV due to the simultaneous exchange / c and increase of 7m, and the maximum H and y of a 7m reduction, and form a larger number of pulses, the average for the interval. Modulations T whose value is proportional to the average value of the sinusoidal voltage during this time, i.e., improve the quality of the output voltage sov range and expand its range of adjustment.
Интервалы времени, в течение которых па выходе формировател 6 формируютс короткие импульсы, используютс дл создани нулевой паузы при перек,. 1ючении ключевых элементов инвертора, что позвол ет устранить сквоз}1ые токи и повысить КПДThe time intervals during which short pulses are formed on the output of the former 6 are used to create a zero pause at the transition. 1Injection of the key elements of the inverter, which allows you to eliminate through} 1st currents and increase efficiency
преобразовател , не создава дополнительных устройств дл организации такой паузы. Применение устройства позвол ет расширить диапазон регулировани вь1ходного напр жени преобразовател , а также улучшить его спектральный состав, снизив уровень боковых гармоник в спектре.converter, without creating additional devices for the organization of such a pause. The use of the device allows to expand the range of adjustment of the input voltage of the converter, as well as to improve its spectral composition, reducing the level of side harmonics in the spectrum.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843754727A SU1228205A1 (en) | 1984-06-21 | 1984-06-21 | Device for controlling transistor inverter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843754727A SU1228205A1 (en) | 1984-06-21 | 1984-06-21 | Device for controlling transistor inverter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1228205A1 true SU1228205A1 (en) | 1986-04-30 |
Family
ID=21124434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843754727A SU1228205A1 (en) | 1984-06-21 | 1984-06-21 | Device for controlling transistor inverter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1228205A1 (en) |
-
1984
- 1984-06-21 SU SU843754727A patent/SU1228205A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N° 612369, кл. Н 02 М 7/48, 1978. Авторское свидетельство СССР N° 748738, кл. Н 02 М 7/49, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4599685A (en) | Control circuit for power converter apparatus | |
US4325112A (en) | Counter controlled pulse width modulated inverter | |
SU1228205A1 (en) | Device for controlling transistor inverter | |
SU811485A1 (en) | Multichannel device for control of power-diode converter | |
SU1757058A1 (en) | Mains-operated rectifier | |
SU1241425A1 (en) | Generator of rectangular-shape signals | |
SU1684891A1 (en) | Method for controlling three-phase inverter bridge | |
SU1723651A1 (en) | Device for control over a c electric motor | |
SU1229931A1 (en) | Device for controlling self-excited inverter with tracking | |
SU1181124A1 (en) | Pulse shaper | |
SU1381667A1 (en) | Frequency converter with pulse-duration modulation | |
SU1554096A1 (en) | Bridge inverter | |
SU1356158A1 (en) | Method of controlling three-phase bridge inverter | |
SU1073710A1 (en) | Code-to-phase converter | |
SU985923A1 (en) | Digital device for control of voltage inverter | |
Sun et al. | Fully digitalized high frequency link DC/AC converter | |
SU951634A1 (en) | Voltage thyristor inverter control method | |
SU957736A1 (en) | Multiphase reversible inverter | |
SU1711306A1 (en) | Device to control pwm-based dc-to-ac converter | |
SU1312704A1 (en) | Frequency doubler | |
SU1014104A1 (en) | Stabilized dc voltage converter | |
SU1229891A1 (en) | Method of overload protection of double voltage converter with capacitive divider at input | |
SU678606A1 (en) | Ac power regulator | |
SU1192072A1 (en) | Device for controlling m-phase inverter | |
SU966845A1 (en) | Device for control of frequency converter designed for operation for a group of loads |