SU1211798A1 - Устройство дл обучени основам вычислительной техники - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике, в частности к техническим средствам обучени , а именно к учебным установкам, предназначенньп дл  сборки и исследовани  в различных режимах последо- вательностных преобразователей (конечных автоматов с пам тью), используемых в качестве узлов при построении средств вычислительной техники и дискретной автоматики.

Целью изобретени   вл етс  расширение дидактических возможностей устройства при сокращении времени подготовки установки к экспериментальным исследовани м последователь- ностных преобразователей.

На чертеже изображена структурна  схема устройства дл  обучени  основам вычислительной техники.

Она содержит регистр 1, коммутатор 2, регистр 3, коммутатор 4, набор логических элементов 5, дешифратор 6, сдвигающий регистр 7, блок 8 индикации, блок 9 задани  разр дное- ти кодов, дешифратор 10, счетчик 11, набор триггеров 12, набор элементов 13 индикации, переключатель 14 режимов работы, генератор 15 тактовы импульсов, генератор 16 одиночных импульсов, блок 17 синхронизации. Дешифратор 6, элементы 5 и 13, регистр 7, блок 8 и триггеры 12 объединены в пульт 18 обучаемого.

I

Группы клемм пульта 18 образуют коммутационную панель устройства. Блок 17 выполнен в виде схемы старт- стопного управлени , синтез которой может осуществл тьс  методами синтеза цифровых автоматов и содержит два мультиплексора, RS-триггер и конъюнктор (не показаны), причем выходом схемы синхронизации  вл етс  выход первого мультиплексора, первый информационньй вход которого соединен с выходом конъюнктора, первьй вход которого подключен к выходу RS-триггера, R-вход которого соединен с выходом второго мультиплексора , а S-вход, св занньй с вторым информационным входом первого мультиплексора ,  вл етс  четвертым входом схемы синхронизации, первьй вход которой образован информационными входами второго мультиплексора, п тый - управл ющим входом последнего, второй - вторьм входом конъюнктора, соединенным с третьим информацион10

15

25 20

211798«

ным входом первого мультиплексора, а третий - управл ющим входом послед него.

Работа на предлагаемом устройстве осуществл етс  следующим образом.

Обучаемому необходимо собрать схему исследуемого последовательност- ного преобразовател  использу  элементы 5, триггеры 12, элементы 13 индикации, дешифратор 6. Далее необходимо выход исследуемого после- довательностного преобразовател  подключить к входу регистра 7, вход его соединить с выходами коммутаторов 2 и 4, а синхровход - с выходом схе-. мы синхронизации блока 17. Затем, установив с помощью блока 9 разр д - ность кода символаи набрав на регистрах 1 и 3 две входные последовательности символов, переключателем 14 следует задать один из трех режимов работы: шаговый, однократ- ньй или циклический.

В шаговом режиме устройство работает следующим образом. I

Два параллельных п-разр дных двоичных кода, набранные на регистрах 1 и 3, поступают на информационные входы коммутаторов 2 и 4. Счетчик 11, задающий номер текущего символа, и блок 9, задающий разр дность кода символа, определ ют пару k-разр д- ных символов, пропускаемых коммутаторами 2 и 4 на вход последователь- ностного преобразовател  (вход набора логических элементов 5). Эта пара символов р учетом текущего состо ни  последовательностного преобразовател , определ емого состо нием триггеров 12 и индицируемого элементами 13, преобразуютс  в выходной k-разр дный символ, которьй с выхода последовательностного преобразовател  (выход элементов 5) подаетс  на вход регистра 7. При нажатии кнопки ТГуск генератора 16 схема синхронизации блока 17 под воздействием сигнала шагового режима, поступающего на ее вход с выхода переключател  14, вырабатывает одиночный синхроимпульс, по которому в регистре 7 осуществл етс  k-разр дный сдвиг с одновременным приемом полученного на выходе последовательностного преобразовател  символа . Кроме того, одиночньй синхроимпульс , поступа  на синхровход пам ти последовательностного преобразовател  (набор триггеров 12), изме-.

30

35

40

45

50

55

н ет текущее состо ние последней в соответствии с сигнала1 и возбуждени  снимаемыми с выходов соответствующих логических элементов 5. Этим же оди- HO4HbJM синхроимпульсом увеличиваетс  на одну единицу состо ние счетчика, 11, что обеспечивает прохождение на выходы коммутаторов 2 и 3 следующей пары k-разр дных символов. Тем самым оказываетс  подготовленным следующий шаг работы последователь- ностного преобразовател .

Таким образом, работа установки в шаговом режиме заключаетс  в

т-кратном (т г-) нажатии кнопки

Пуск генератора 16, в результате чего две т-символьные входные последовательности символов, набранные на регистрах 1 и 3, оказываютс  преобразованными последовательностным преобразователем в га-символьную выходную последовательность, зафиксированную регистром 7 и индицируемую блоком 8.Работа устройства в однократном режиме отличаетс  от работы в шаговом режиме тем, что под воздействием сигнала однократного режима с переключателем 14 схема синхронизации блока 17 после разового нажати  кнопки Пуск генератора 16 пропускает на выход пачку из т-синхроим- пульсов, формируемых генератором 15. Выделение схемой синхронизации блока 17 иг-синхроимпульсов генератора 15 осуществл етс  при наличии обратной св зи с выхода дешифратора 10 на вход схемы синхронизации блока 17. В результате воздействи  т-синхроимпульсов на пам ть последо- вательностного преобразовател  (набор триггеров 12), регистр 7 счетчик 11 две го-символьные входные последовательности символов, набранные на регистрах 1 и 3, преобразуютс  последовательностным преобразователем в т-символьную выходную последовательность , фиксируемую регистром 7 и индицируемую блоком. 8.

Работа устройства в циклическом режиме отличаетс  от работы в шаговом и однократном режимах тем, что

10

15

20

25

211798

под воздействием сигнала циклического режима от переключател  14 схема синхронизации блока 17 посто нно пропускает на выход синхроимпульса генератора 15. Счетчик- 11 при зтом реализует счет по модулю ш, что обеспечиваетс  сигналом разр дности кода символа, поступающим от блока 9 на его управл кмций вход. В этом режиме две т-символьные входные последовательности символов, набранные на регистрах 1 и 3, циклически (многократно ) преобразуютс  последовательностным преобразователем в т-символьную выходную последовательность символов, регистрируемую в данном случае с помощью осциллографа, подключаемого на выход последователь- ностного преобразовател . Кроме того , в данном режиме подключением осциллографа к различньм внутренним точкам схемы последовательностного преобразовател  осуществл етс  наблюдение динамики работы исследуемого преобразовател .

Предлагаемое устройство включает посто нно собранную вспомогательную схему управлени , позвол ющую производить исследование последователь- 30 ностных преобразователей в трех режимах: шаговом, однократном и циклическом , причем переход от одного режима к другому осуществл етс  простой установкой перекхоочател  режимов работы в соответствующее положение . В результате исключаютс  затраты времени обучаемого на сборку вспомогательной схемы управлени .

Кроме того, устройство позвол ет проводить исследование сложных схем последовательностных преобразователей за счет того, что функциональные ресурсы (т.е. элементы наборов логических элементов и триггеров ) не расходуютс  на сборку вспомогательной схемы управлени .

Использование в устройстве второго канала задани  входной последовательности символов позвол ет исследовать такие последовательностные преобразователи, на вход которых требуетс  одновременно подавать две входные последовательности символов.

35

40

45

50

ВНИИПИ Заказ 645/56 Тираж 456 Подписное филиал ППП Патент, г.Ужгород, ул.Проектна , 4

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОБУЧЕНИЯ ОСНОВАМ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ, содержащее пульт обучаемого, первый регистр и генераторы тактовых и одиночных импульсов, отличающееся тем, что, с целью расширения дидактических возможностей устройства, в него введены блок зада- ния разрядности кодов, последовательно включенные переключатель, блок синхронизации, счетчик, дешифратор и первый коммутатор, выход которого .соединен с первым входом пульта обучаемого и последовательно соединенные второй регистр и второй коммутатор, выход которого подключен ко второму входу пульта обучаемого, третий и четвертый входы которого соединены соответственно с выходом блока синхронизации и выходом блока задания разрядности кодов, подключенным к вторьм входам первого и второго коммутаторов и блока синхронизаций, g третий, четвертый и пятый входы которого соединены соответственно с выходами генераторов тактовых и одиночных импульсов и выходом дешифратора, подключенным к третьему входу второго коммутатора, третий вход.первого коммутатора соединен с выходом первого регистра.

   SUn,1211798 >