0000
оо Изобретение относитс к автоматике и вычислительной технике и может быть использовано в микропроцессорных комплексах при реализации многоуровневых систем прерывани . Цель изобретени - повышение надежности устройства за счет предотвращени одновременного выполнени циклов перезаписи информации и опроса устройства. На чертеже представлена блок-схема предлагаемого устройства. Устройство содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1-2, элемент ИЛИ 3, регистр 4, группу элементов И 5-б, триггер 7, выход 8 запроса прерывани , управл ющий вход 9, первый 10 и второй 11 элементы НЕ, первый 12 и второй 13 элементы И, информационные входы и информационные выходы Bi-BtiУстройство работает следующим образом . В исходном состо нии сигналы на информационных входах NI-Nn не мен ютс . При изменении сигнала на одном из информационных входов происходит срабатывание соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1-2 и на выходе элемента ИЛИ 3 формируетс уровень «1, поступающий на первый вход первого элемента И 12, если при этом на управл ющем входе 9 присутствует уровень «О (нет опроса устройства), на втором входе первого элемента И 12 присутствует уровень «1, поэтому на выходе первого элемента И 12 форми руетс положительный перепад, поступающий на стробирующий вход регистра 4 и разрещающий занесение изменивщейс информации в регистр 4. Э.ТОТ же положительный перепад инвертируетс вторым элементом НЕ 11 и с его выхода поступает на первый вход второго элемента И 13, запреща подачу сигнала считывани с управл ющего входа 9 на устройство. Сигнал занесени информации в регистр 4 поступает на первый вход триггера 7 и на его выходе по вл етс сигнал запроса прерывани , сигнализирующий об изменении состо ни информационных входов устройства NI - Nn. При необходимости считывани информации с устройства на его управл ющий вход 9 подаетс сигнал считывани (уровень «1), поступающий на второй вход второго элемента И 13. Если при этом в устройстве не происходит перезапись изменившейс , входной информации, то на первом входе второго элемента И 13 присутствует уровень «1, поэтому на выходе второго элемента И 13 формируетс уровень «4, поступающий на вторые входы группы элементов И 5-6 и разрещающий прохождение информации из регистра 4 на информационные выходы Bi-Вп устройства. На выходе первого элемента НЕ 10 формируетс уровень «О, запрещающий занесение информации в регистр 7 на врем считывани из него. Выходной сигнал второго элемента И 13, поступа на второй вход триггера 7, снимает сигнал запроса прерывани и выхода 8 устройства. Затем производитс дальнейшее снижение за изменением входных сигналов . Таким образом, предлагаемое устройство позвол ет исключить случаи считывани измен ющейс (сбойной) информации в момент обновлени ее в регистре при асинхронном характере входных и выходных сигналов устройства.OO The invention relates to automation and computing and can be used in microprocessor complexes in the implementation of multi-level interrupt systems. The purpose of the invention is to increase the reliability of the device by preventing simultaneous cycles of rewriting information and polling the device. The drawing shows a block diagram of the proposed device. The device contains EXCLUSIVE OR 1-2 elements, element OR 3, register 4, group of elements AND 5-b, trigger 7, interrupt request output 8, control input 9, first 10 and second 11 elements NOT, first 12 and second 13 elements And, information inputs and information outputs Bi-Bti The device works as follows. In the initial state, the signals at the information inputs of the NI-Nn do not change. When the signal changes at one of the information inputs, the corresponding element EXCLUSIVE OR 1-2 is triggered and the output level of the element OR 3 forms the level "1", which arrives at the first input of the first element AND 12, if the control input 9 contains the level "O ( there is no interrogation of the device), at the second input of the first element I 12 there is a level "1, therefore at the output of the first element I 12 a positive difference is formed, arriving at the gate input of the register 4 and allowing entry of the changing information into Register 4. THT the same positive differential is inverted by the second element NOT 11 and from its output goes to the first input of the second element I 13, prohibiting the read signal from control input 9 to the device. The information entry signal in register 4 is fed to the first input of trigger 7, and at its output an interrupt request signal appears indicating a change in the state of the information inputs of the NI-Nn device. If it is necessary to read information from a device, a read signal (level "1) is fed to its control input 9, which arrives at the second input of the second element And 13. If the device does not overwrite the changed information, then the first input of the second element 13 there is a level "1, therefore at the output of the second element And 13 a level is formed" 4, arriving at the second inputs of the group of elements And 5-6 and allowing the information to pass from register 4 to the information outputs of the Bi-Bp device. At the output of the first element NOT 10 a level "O" is formed, prohibiting the recording of information in the register 7 for the time of reading from it. The output signal of the second element And 13, entering the second input of the trigger 7, removes the interrupt request signal and the output 8 of the device. Then a further decrease is made due to the change in input signals. Thus, the proposed device allows to exclude the cases of reading the changing (faulty) information at the moment of updating it in the register when the input and output signals of the device are asynchronous.